“王潘丰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果36个，建议您升级VIP下载更多相关专利

[实用新型]一种关于深亚微米数字后端电源网络的布局结构-CN202320258238.9有效
发明人：曲大超;王潘丰;王海力 -专利权人：京微齐力（北京）科技股份有限公司
申请日： 2023-02-20 - 公布日： 2023-10-24 - 主分类号： H01L27/02 文献下载
摘要：本申请涉及成电路技术领域，具体涉及一种关于深亚微米数字后端电源网络的布局结构，包括：芯片本体；以及金属层，金属层设置有M层，M层金属层分为第一金属层至第M层金属层，第一金属层至第M层金属层由下至上依次叠设在芯片本体上，每层金属层上设置有N个呈平行排布的金属线，且相邻的两层金属层上的金属线呈纵横垂直设置，相邻的两层金属线在两者的纵横相交的节点处通过通孔连接；其中，将第一金属层上的金属线作为单独的followpin，用以解放第二金属层上金属线的绕线压力。本申请能够在不影响芯片电源供电网络的利用率的基础上，通过改变powerplan的金属层次布局，来解决底层绕线资源紧张模块的绕线压力，并且最大限度减少IR drop的影响。
一种关于微米数字后端电源网络布局结构

[发明专利]efuse的编程控制方法及efuse控制器-CN202310735646.3在审
发明人：李全磊;王潘丰;王海力 -专利权人：京微齐力（北京）科技股份有限公司
申请日： 2023-06-20 - 公布日： 2023-10-03 - 主分类号： G11C17/18 文献下载
摘要：本申请提供了一种efuse的编程控制方法及efuse控制器，涉及集成电路技术领域。该方法包括：读取efuse中的信息，信息包括数据锁存字段的数值、第一efuse数据和第一循环冗余校验(Cyclic Redundancy Check，CRC)参考值，数据锁存字段的数值用于指示efuse中是否存在需要编程的比特位；在数据锁存字段的数值为有效值的情况下，根据第一efuse数据，确定第一CRC实际值；在第一CRC参考值与第一CRC实际值一致的情况下，通过第一efuse数据配置芯片。如此，能够保证efuse中的数据是正确的，避免芯片的功能错误，保证芯片的稳定性。
efuse 编程控制方法控制器

[发明专利]一种FPGA配置码流的读回校验方法及装置-CN202310814428.9在审
发明人：谭亚伟;王潘丰;朱新凯;李全磊 -专利权人：京微齐力（北京）科技股份有限公司
申请日： 2023-07-04 - 公布日： 2023-09-22 - 主分类号： G06F11/10 文献下载
摘要：本发明实施例提供的一种FPGA配置码流的读回校验方法及装置，所述方法包括，在同一个移位过程内，利用配置控制器执行写操作、读操作，通过移位寄存器将配置码流中的一行二进制数据输入到FPGA内核的配置存储器后，立即读出配置存储器中的数据，利用校验模块对比输入和读出的一行二进制数据进行校验，直至完成所述FPGA配置码流的读回校验。在本发明实施例中，缩短了FPGA读回校验方法校验数据的时长，提升了FPGA码流配置效率，并节省了内部存储空间，降低了FPGA的实施成本。
一种 fpga 配置校验方法装置

[发明专利]一种待配置器件多列自动复制配置方法及电路-CN202111424819.7有效
发明人：谭亚伟;王潘丰;王海力;崔运东 -专利权人：京微齐力（深圳）科技有限公司
申请日： 2021-11-26 - 公布日： 2023-09-12 - 主分类号： G06F9/445 文献下载
摘要：本申请实施例提供了一种待配置器件多列自动复制配置方法及电路，所述方法包括：从待配置器件外部的第一存储单元中获取一地址位的配置文件暂存至待配置器件内部的第二存储单元中，且所述配置文件对应第三存储单元中的多个地址位；获取将第一存储单元中的所述配置文件加载至待配置器件内部的第三存储单元中的多个地址位；根据获取的第三存储单元中的多个地址位，将暂存在第二存储单元中的所述配置文件加载至第三存储单元中的多个地址位。本申请实施例提高了写操作的效率，且节省了存储空间。
一种配置器件自动复制方法电路

[发明专利]一种FPGA配置方法及装置-CN202310769387.6在审
发明人：朱新凯;王潘丰 -专利权人：京微齐力（北京）科技股份有限公司
申请日： 2023-06-27 - 公布日： 2023-09-08 - 主分类号： G06F15/78 文献下载
摘要：本申请实施例公开了一种FPGA配置方法及装置，所述方法包括：将FPGA配置过程中至少一个寄存器中的每个寄存器的比特位划分为第一预设阈值个数比特和第二预设阈值个数比特；针对至少一个寄存器中的每个寄存器和配置数据分别增加1比特，针对每个寄存器的1比特所存放的第一标识信息和针对配置数据的1比特所存放的第二标识信息用于区分寄存器和配置数据；在第一预设阈值个数比特对至少一个寄存器进行重编码，获得至少一个重编码值；将至少一个第一数据写入FIF0中，至少一个第一数据包括至少一个第二数据和/或第三数据，至少一个第二数据包括第一标识信息以及与第一标识信息对应的重编码值和寄存器值，第三数据包括第二标识信息和配置数据。
一种 fpga 配置方法装置

[发明专利]一种FPGA配置码流的CRC校验方法-CN202310658842.5在审
发明人：陈云生;王潘丰;王海力 -专利权人：京微齐力（北京）科技股份有限公司
申请日： 2023-06-05 - 公布日： 2023-09-01 - 主分类号： G06F30/34 文献下载
摘要：本发明涉及一种FPGA配置码流的CRC校验方法，所述方法包括：上位机软件将一个FPGA配置码流分割成多个码流数据块；配置模块每读回一个码流数据块，即对读取到的码流数据块进行CRC校验，并将校验成功的码流数据块写入FPGA。本发明的方法，在保证配置效率的同时，避免了因写入错误码流导致FPGA配置异常，甚至产生大电流烧坏电路的问题。
一种 fpga 配置 crc 校验方法

[发明专利]一种处理器在片内存储器和FPGA内核中运行程序的方法-CN202310567509.3在审
发明人：李全磊;王潘丰;王海力 -专利权人：京微齐力（北京）科技股份有限公司
申请日： 2023-05-18 - 公布日： 2023-08-15 - 主分类号： G06F9/445 文献下载
摘要：本发明提供一种处理器在片内存储器和FPGA内核中运行程序的方法。将处理器、存储器控制模块、片内存储器和FPGA内核集成在SoC FPGA芯片中，FPGA内核中包括嵌入式存储模块EMB，并提供了当已知处理器运行的程序所需存储容量大于片内存储器容量时，可以通过调用FPGA内核中EMB扩充所需存储容量，从而实现处理器能够在片内存储器和FPGA内核中运行程序的解决方案。该方案可以解决在不增加片外存储器的条件下，SoC FPGA芯片的处理器由于片内存储器容量不足无法运行较大容量程序的问题。
一种处理器内存储器 fpga 内核运行程序方法

[发明专利]一种基于片内处理器配置码流的FPGA及码流配置方法-CN202310537718.3在审
发明人：李全磊;王潘丰;王海力 -专利权人：京微齐力（北京）科技股份有限公司
申请日： 2023-05-12 - 公布日： 2023-08-08 - 主分类号： G06F15/177 文献下载
摘要：本发明实施例公开了一种基于片内处理器配置码流的FPGA及码流配置方法，将可编程逻辑与微处理器系统集成在同一FPGA芯片中，并提供了处理器直接配置FPGA内核，在处理器的控制下使用DMA配置FPGA以及通过数据接口接收FPGA码流配置FPGA的高度集成的解决方案，所述方法包括，利用片内处理器获得FPGA的原始的FPGA的配置码流，利用所述码流整形器进行去冗余、重编码获得符合FPGA内核编码格式的配置码流，利用所述码流配置模块对FPGA内核进行配置。在本发明实施例中，码流配置方法及系统具有高度灵活性和可扩展性，提升了FPGA码流配置的可靠性以码流配置效率。
一种基于处理器配置 fpga 流配方法

[发明专利]一种在验收期间快速清理设计规则检查违规的方法-CN202310137320.0在审
发明人：曲大超;王潘丰;王海力 -专利权人：京微齐力（北京）科技股份有限公司
申请日： 2023-02-20 - 公布日： 2023-06-23 - 主分类号： G06F30/398 文献下载
摘要：本申请涉及集成电路技术领域，具体涉及一种在验收期间快速清理设计规则检查违规的方法，包括：获取目标芯片的自动布局布线版图；将目标芯片的自动布局布线版图读入验收工具中，并获取验收工具验证后的设计规则检查报告；将验证后的设计规则检查报告读入自动布局布线工具中；在自动布局布线工具中抓取设计规则检查报告中的违规编号以及违规的错误区域；对抓取的违规编号以及违规的错误区域设置路由阻塞；根据自动布局布线工具中的局部重新绕线及布线设计规则检查修复变更功能对所述自动布局布线版图进行设计规则检查修复。本申请能够在芯片流片期间提高修复drc的效率，节省流片时间。
一种验收期间快速清理设计规则检查违规方法

[发明专利]针对芯片设计中算法实现的评估方法-CN202211703967.7在审
发明人： 王潘丰;王海力 -专利权人：京微齐力（北京）科技股份有限公司
申请日： 2022-12-29 - 公布日： 2023-06-06 - 主分类号： G06F30/398 文献下载
摘要：本发明实施例公开了一种针对芯片设计中算法实现的评估方法，通过对算法实现的通用性、复杂度、性能要求、硬件代价以及参数化等影响因子进行计算得到一个综合性的评估分数，并根据评估分数指导芯片设计中的算法采用硬核或者是软核实现，更加客观，在实际应用过程中，该评估方法不对工艺条件和算法做具体限定，也不局限于通用性、复杂度、性能要求、硬件代价以及参数化等影响因子具有一定的适应性。
针对芯片设计算法实现评估方法

[发明专利]一种FPGA中配置存储器自测试的方法及装置-CN202211656657.4在审
发明人： 王潘丰;王海力 -专利权人：京微齐力（北京）科技股份有限公司
申请日： 2022-12-22 - 公布日： 2023-04-18 - 主分类号： G11C29/12 文献下载
摘要：本发明提供一种FPGA中配置存储器自测试的方法及装置。该方法包括：首先，将所述FPGA中所有多路选择器MUX的输入锁定为相同电平；基于并行形式的移位链，向所述配置存储器中写入第一预设向量；然后，基于所述移位链对所述配置存储器进行读取，得到第一读出数据；在所述第一读出数据和第一预设向量一致时，基于所述移位链，向所述配置存储器中写入第二预设向量；基于所述移位链对所述配置存储器进行读取，得到第二读出数据；在所述第二读出数据和第二预设向量一致时，判定所述配置存储器通过测试。如此，实现测试通路并行化，加快测试速度，将MUX输入端固定为相同电平，避免短路问题。对分布式存储器进行自动遍历测试，不限定读写向量，从而完成测试工作。
一种 fpga 配置存储器测试方法装置

[发明专利]自动调节FPGA中配置存储器控制参数的方法及装置-CN202211580056.X在审
发明人： 王潘丰;王海力 -专利权人：京微齐力（北京）科技股份有限公司
申请日： 2022-12-09 - 公布日： 2023-03-17 - 主分类号： G06F3/06 文献下载
摘要：本发明提供自动调节FPGA中配置存储器控制参数的方法及装置。该方法包括：首先，调整写入电压和时序；基于所述写使能信号有效，状态机跳转到存储器写操作状态；响应于所述状态机写操作结束，调整读出电压和时序；基于所述读使能信号有效，所述状态机跳转到存储器读操作状态；响应于所述状态机读操作状态结束，进入读写校验状态，并确定所述写操作信息和读操作信息的对比结果；在所述对比结果一致的情况下，所述状态机跳转到参数记录状态，写入参数信息；最后响应于所述状态机参数记录状态结束，执行全片写操作。如此，配置存储器的读写时序及电压参数化可控，利用硬件电路状态机实现自动化参数调整及扫描，保证配置过程的读写正确性。
自动调节 fpga 配置存储器控制参数方法装置

[发明专利]一种时钟多路复用器及电子设备-CN202110683614.4有效
发明人：谭亚伟;王潘丰;王海力;崔运东 -专利权人：京微齐力（深圳）科技有限公司
申请日： 2021-06-21 - 公布日： 2022-07-22 - 主分类号： H03K5/131 文献下载
摘要：本申请实施例公开了一种时钟多路复用器不仅包括两个时钟输入模块，还包括两个时钟信号产生模块，其中，时钟输入模块不仅通过时钟信号输出端输出时钟输出信号给第一逻辑门，还通过使能信号输出端输出使能信号，该使能信号和选择信号共同激发时钟信号产生模块产生时钟信号作为该时钟输入模块的时钟输入信号。可见，时钟多路复用器中的两个时钟输入模块的时钟输入信号均由各自的使能信号和选择信号共同激发产生，因此，切换时钟时选择信号发生改变，导致两个时钟输入模块的时钟输入信号产生改变。在切换时钟前目的时钟可自动开启，在切换时钟后源时钟可自动关闭，无需附加其他控制电路使得时钟多路复用器的使用电路简化。
一种时钟多路复用电子设备

[实用新型]一种图像处理芯片及电子设备-CN202122367731.8有效
发明人： 王潘丰 -专利权人：京微齐力（北京）科技有限公司
申请日： 2021-09-28 - 公布日： 2022-04-15 - 主分类号： H04N5/14 文献下载
摘要：本申请实施例提供了一种图像处理芯片及电子设备，所述图像处理芯片包括FPGA、第一图像处理模块、第二图像处理模块、存储模块、输入模块和输出模块；所述第一图像处理模块、所述存储模块、输入模块和输出模块分别与所述FPGA连接并分布在所述FPGA周围，所述第二图像处理模块设置在所述FPGA中，所述第一图像处理模块用于对图像进行编解码和/或格式转换，所述第二图像处理模块用于对经输入模块输入的图像信息进行缩放，所述存储模块用于暂存图像信息；根据输入的图像信息与待显示的目标图像信息的对比结果，所述FPGA调用第一图像处理模块和/或所述第二图像处理模块处理所述图像信息，将处理后的图像信息通过输出模块输出，本申请实施例提供的图像处理芯片可以提高图像处理的效率。
一种图像处理芯片电子设备

[发明专利]一种多密码分段式解密方式和装置-CN202111456233.9在审
发明人：谭亚伟;王潘丰;王海力;崔运东 -专利权人：京微齐力（深圳）科技有限公司
申请日： 2021-12-01 - 公布日： 2022-03-15 - 主分类号： H04L9/40 文献下载
摘要：本申请实施例提供了一种多密码分段式解密方式及装置，所述方法包括：获取至少两帧相邻的加密数据帧，且每组加密数据帧的加密信息不同，加密数据帧包括帧头和数据部分；调取与一加密数据帧对应的密码信息对数据部分进行解密；判断此加密数据帧中的数据部分是否解密完成；如果是，切换到下一数据帧进行解密，通过本申请的技术方案可以有效实现每个开发者开发成果的保护。
一种密码段式解密方式装置

1
2
3
下一页»
尾页
共 36 条