“池连赫”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]具有纳米片晶体管的半导体器件及其制造方法-CN202210657554.3在审
发明人： 池连赫 -专利权人：爱思开海力士有限公司
申请日： 2022-06-10 - 公布日： 2023-01-13 - 主分类号： H01L27/092 文献下载
摘要：一种能够提高栅极可控性的半导体器件及其制造方法，所述半导体器件包括：衬底，其包括第一掩埋源极/漏极层和第二掩埋源极/漏极层；第一纳米片堆叠，其包括在垂直于衬底的方向上堆叠的多个第一纳米片；第二纳米片堆叠，其包括在垂直于衬底的方向上堆叠的多个第二纳米片；隔离壁，其设置在第一纳米片堆叠与第二纳米片堆叠之间；第一栅极，其覆盖第一纳米片堆叠的部分并在垂直于衬底的方向上延伸；第二栅极，其覆盖第二纳米片堆叠的部分并在垂直于衬底的方向上延伸；第一公共源极/漏极层，其连接至第一纳米片的端部和第一掩埋源极/漏极层；以及第二公共源极/漏极层，其连接至第二纳米片的端部和第二掩埋源极/漏极层。
具有纳米晶体管半导体器件及其制造方法

[发明专利]具有低K间隔件的半导体器件-CN202110959224.5在审
发明人：文范浩;金银贞;朴钟国;李承美;崔支远;金炅倬;池连赫 -专利权人：爱思开海力士有限公司
申请日： 2021-08-20 - 公布日： 2022-02-22 - 主分类号： H01L29/06 文献下载
摘要：提供一种具有低k间隔件的半导体器件。半导体器件包括：位线结构，其包括依次层叠在衬底上的位线接触插塞、位线和位线硬掩模；储存节点接触插塞，其与位线结构间隔开；共形间隔件，其位于位线与储存节点接触插塞之间并且包括低k材料；以及晶种内衬，其位于共形间隔件与位线之间并且比共形间隔件薄。
具有间隔半导体器件

[发明专利]用于制造半导体器件的方法-CN202010631016.8在审
发明人： 池连赫 -专利权人：爱思开海力士有限公司
申请日： 2020-07-03 - 公布日： 2021-05-04 - 主分类号： H01L21/8238 文献下载
摘要：一种制造半导体器件的方法，包括：在衬底上形成沉积型界面层；将所述沉积型界面层转化成氧化型界面层；在所述氧化型界面层上形成高k层；在所述高k层与所述氧化型界面层之间的界面上形成偶极界面；在所述高k层上形成导电层；以及使所述导电层、所述高k层、所述偶极界面和所述氧化型界面层进行图案化，以在所述衬底上形成栅极叠层。
用于制造半导体器件方法

[发明专利]制造半导体器件的方法-CN201210526119.3有效
发明人：金范庸;池连赫;李承美 -专利权人：爱思开海力士有限公司
申请日： 2012-12-07 - 公布日： 2020-06-09 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种制造半导体器件的方法，所述方法包括以下步骤：在衬底之上形成金属层；在金属层之上形成覆盖层；以及经由热处理将金属层致密化。
制造半导体器件方法

[发明专利]具有低K间隔件的半导体器件及其制造方法-CN201811633697.0在审
发明人： 池连赫;文范浩;金仁祥 -专利权人：爱思开海力士有限公司
申请日： 2018-12-29 - 公布日： 2019-10-22 - 主分类号： H01L21/768 文献下载
摘要：一种半导体器件的制造方法，包括形成线结构，所述线结构包括在半导体衬底上的第一接触插塞和在第一接触插塞上的导线；形成具有第一低k的低k层，其覆盖线结构的顶表面和侧壁；在低k层上执行转换工艺以形成与第一接触插塞的侧壁相邻并保持第一低k的非转换部分，和与导线的侧壁相邻并具有低于第一低k的第二低k的转换部分；以及形成第二接触插塞，所述第二接触插塞与第一接触插塞相邻，其间具有非转换部分，同时第二接触插塞与导线相邻，其间具有转换部分。
接触插塞线结构转换侧壁半导体器件低k层顶表面间隔件衬底半导体制造覆盖

[发明专利]包括超低K间隔件的半导体器件及其制造方法-CN201811620830.9在审
发明人： 池连赫;文范浩;金仁祥 -专利权人：爱思开海力士有限公司
申请日： 2018-12-28 - 公布日： 2019-10-22 - 主分类号： H01L27/108 文献下载
摘要：本申请公开了一种包括超低k间隔件的半导体器件及其制造方法。一种半导体器件，包括：位线结构，其包括位线接触插塞和在位线接触插塞上的位线；储存节点接触插塞；超低k间隔件，其包括与位线接触插塞的侧壁接触的间隙填充间隔件和与位线的侧壁接触的线型间隔件；以及低k间隔件，其形成在超低k间隔件的线型间隔件上以接触储存节点接触插塞，其中，间隙填充间隔件比线型间隔件厚。
间隔件半导体器件侧壁接触储存节点间隙填充接触插塞位线接触插塞位线位线结构在位线制造申请

[发明专利]具有双重功函数栅叠层的半导体器件及其制造方法-CN201310741172.X有效
发明人： 池连赫;张世亿;李承美;金炯澈 -专利权人：爱思开海力士有限公司
申请日： 2013-12-27 - 公布日： 2019-09-27 - 主分类号： H01L21/8238 文献下载
摘要：一种用于制造半导体器件的方法包括以下步骤：在衬底之上形成栅介质层；在该栅介质层之上形成含金属层，该含金属层含有有效功函数调节物质；在该含金属层之上形成抗反应层；增大该含金属层中所含的该有效功函数调节物质的量；以及通过刻蚀该抗反应层、该含金属层与该栅介质层而在该衬底上形成栅叠层。
具有双重函数栅叠层半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN201410805875.9有效
发明人： 池连赫;周文植;张世亿;金炯澈 -专利权人：爱思开海力士有限公司
申请日： 2014-12-19 - 公布日： 2019-08-27 - 主分类号： H01L21/28 文献下载
摘要：一种制造半导体器件的方法包括：在衬底之上形成栅电介质层；在栅电介质层之上形成刻蚀停止层；形成覆盖刻蚀停止层的第一部分的第一功函数层、和覆盖刻蚀停止层的第二部分的牺牲化合物；通过去除牺牲化合物来暴露出刻蚀停止层的第二部分；以及在第一功函数层和刻蚀停止层的第二部分之上形成第二功函数层。
刻蚀停止层功函数层半导体器件栅电介质层衬底覆盖去除制造暴露

[发明专利]半导体器件及其制造方法-CN201210125265.5在审
发明人：朴祐莹;李起正;池连赫;李承美 -专利权人：海力士半导体有限公司
申请日： 2012-04-25 - 公布日： 2013-05-08 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体器件及其制造方法，所述半导体器件包括栅层叠结构，栅层叠结构包括处在半导体衬底之上的栅电介质层、形成在栅电介质层之上的金属层、以及形成在金属层之上的覆盖层，其中覆盖层包含化学元素，化学元素在覆盖层与金属层之间的界面处的浓度比在覆盖层的其它区域处的浓度高且可用于控制栅层叠结构的有效功函数(eWF)。
半导体器件及其制造方法

[发明专利]具有金属栅的半导体器件及其制造方法-CN201110130247.1有效
发明人： 池连赫;金泰润;李承美;朴祐莹 -专利权人：海力士半导体有限公司
申请日： 2011-05-19 - 公布日： 2012-02-08 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体器件，包括形成在衬底之上且具有高介电常数的栅绝缘层、形成在栅绝缘层之上的栅、和形成在衬底与栅绝缘层之间并诱发栅电极的功函数偏移的功函数控制层。
具有金属半导体器件及其制造方法

[发明专利]具有侧结的半导体器件的制造方法-CN201110038956.7有效
发明人： 池连赫 -专利权人：海力士半导体有限公司
申请日： 2011-02-16 - 公布日： 2012-01-11 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种制造半导体器件的方法，包括以下步骤：刻蚀衬底以形成沟槽；在所述沟槽之下的衬底中形成结区；将所述沟槽的底部刻蚀至一定的深度以形成侧结；及形成与所述侧结耦接的位线。
具有半导体器件制造方法

[发明专利]将杂质离子掺杂至双栅极的方法和用其制造双栅极的方法-CN201010104006.5无效
发明人：卢俓奉;池连赫;金泰均;金宇成;李承美 -专利权人：海力士半导体有限公司
申请日： 2010-01-27 - 公布日： 2010-11-10 - 主分类号： H01L21/8238 文献下载
摘要：一种将杂质离子掺杂至双栅极的方法，其包括：将第一导电型杂质离子掺杂至具有第一区域及第二区域的半导体衬底上方的栅极导电层，其中利用浓度梯度来实施该掺杂以使栅极导电层上部的掺杂浓度高于下部的掺杂浓度；使用用于露出第二区域中栅极导电层的一部分的掩模，将第二导电型杂质离子掺杂至第二区域的栅极导电层的部分；和通过实施热处理来扩散该第一导电型杂质离子及该第二导电型杂质离子。
杂质离子掺杂栅极方法制造

1
共 12 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top