“柴田佳世子”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]用于半导体装置的导电通路的布局-CN202310124661.4在审
发明人： 柴田佳世子 -专利权人：美光科技公司
申请日： 2023-02-02 - 公布日： 2023-08-08 - 主分类号： H01L23/48 文献下载
摘要：本公开涉及用于半导体装置的导电通路的布局。公开重叠测量设备。一种实例设备包含：存储器阵列区；外围区，其邻近于所述存储器阵列区；多个电力通路，其在所述外围区中，提供一或多个电力供应电压；以及一或多个布线，其在所述外围区中。所述一或多个布线邻近于所述存储器阵列区安置。所述多个电力通路中的一或多个电力通路经安置通过所述一或多个布线中的布线。
用于半导体装置导电通路布局

[发明专利]堆叠式半导体装置的存储体及通道结构-CN201980033058.7在审
发明人： 柴田佳世子 -专利权人：美光科技公司
申请日： 2019-07-11 - 公布日： 2020-12-25 - 主分类号： G11C5/06 文献下载
摘要：本发明描述用于供应电力到多个存储器核心芯片的设备。一种实例设备包含：衬底；接口芯片，其位于所述衬底上；及多个存储器核心芯片，其位于所述接口芯片上，所述多个存储器核心芯片经由多个电极耦合到所述接口芯片。所述多个存储器核心芯片包含第一存储器核心芯片、第二存储器核心芯片及安置于所述第二存储器核心芯片与所述接口芯片之间的第三存储器核心芯片。激活所述第一存储器核心芯片及所述第三存储器核心芯片以用于数据存取，同时撤销激活安置于所述第一存储器核心芯片与所述第三存储器核心芯片之间的所述第二存储器核心芯片以用于数据存取。
堆叠半导体装置存储通道结构

[发明专利]层叠型半导体装置及芯片选择电路-CN200610164162.4无效
发明人：山田淳二;池田博明;柴田佳世子;井上吉彦;三轮仁;井岛达也 -专利权人：尔必达存储器股份有限公司
申请日： 2006-12-06 - 公布日： 2007-06-13 - 主分类号： H01L25/00 文献下载
摘要：本发明的层叠型半导体装置，层叠多个半导体芯片，将相互不同的多个芯片识别编号分别分配给多个半导体芯片，可选择地构成所希望的半导体芯片，所述层叠型半导体装置包括：运算电路，按照所述多个半导体芯片的层叠顺序而被级联连接，进行规定的运算，输出所述相互不同的多个芯片识别编号；和比较电路，将对所述多个半导体芯片共通连接的芯片选择地址与所述多个芯片的识别编号的每一个进行比较，检测是否一致。
层叠半导体装置芯片选择电路

[发明专利]堆叠存储器-CN200610149329.X无效
发明人：池田博明;柴田佳世子;山田淳二 -专利权人：尔必达存储器株式会社
申请日： 2006-11-20 - 公布日： 2007-05-23 - 主分类号： G11C5/00 文献下载
摘要：在具有贯通电极的三维堆叠存储器中，尚未建立最佳的层布置、存储体布置、控制方法，因而希望建立最佳的方法。堆叠存储器包括存储核心层、中介层和IF芯片。通过堆叠具有相同布置的存储核心层，可以既应付非奇偶操作又应付奇偶操作。进一步，通过行地址和存储体地址的分配，能够实现存储体指定而不管存储核心层的堆叠的数目。进一步，IF芯片具有刷新计数器，用于执行堆叠存储器的刷新控制。这种布置提供了包括具有贯通电极的堆叠的存储核心层的堆叠存储器。
堆叠存储器

[发明专利]半导体器件-CN200610079485.3有效
发明人： 柴田佳世子;池田博明 -专利权人：尔必达存储器株式会社
申请日： 2006-05-09 - 公布日： 2006-11-15 - 主分类号： H01L25/065 文献下载
摘要：披露了包括多个半导体芯片和多个直通线组的半导体器件。直通线组中的每一个都由唯一数目的直通线组成。和直通线组相关的数目彼此互质。当对于每个直通线组选择直通线中的一个时，通过多个直通线组的选择的直通线的组合，指定半导体芯片中的一个。
半导体器件

[发明专利]堆叠式半导体存储器器件-CN200510081029.8无效
发明人：斋藤英彰;萩原靖彦;深石宗生;水野正之;池田博明;柴田佳世子 -专利权人：尔必达存储器股份有限公司
申请日： 2005-06-28 - 公布日： 2006-01-25 - 主分类号： G11C5/02 文献下载
摘要：本发明的堆叠式半导体存储器器件的目的在于减少开发多种存储器器件的成本，并且包括：具有存储单元阵列的存储单元阵列芯片、与存储单元阵列芯片堆叠在一起且具有用于改变存储单元阵列的输入/输出位配置的存储器配置切换电路的接口芯片、以及用于连接存储单元阵列芯片和接口芯片的多条芯片间接线。
堆叠半导体存储器器件

[发明专利]具有芯片间互连选择装置的三维半导体器件-CN200510081348.9无效
发明人：斋藤英彰;萩原靖彦;深石宗生;水野正之;池田博明;柴田佳世子 -专利权人：尔必达存储器股份有限公司
申请日： 2005-06-27 - 公布日： 2006-01-04 - 主分类号： H01L25/00 文献下载
摘要：一种其中叠置了多个半导体电路芯片的三维半导体器件，所述三维半导体器件具有多个用于这些半导体电路芯片之间的信号传输的芯片间互连，当传输信号时，仅选择用作信号传输的一个芯片间互连，并通过在芯片间互连和信号线之间设置的开关，电隔离其它芯片间互连。因此，使与互连的充电和放电有关的芯片间互连电容最小化。
具有芯片互连选择装置三维半导体器件

[发明专利]堆叠式半导体器件-CN200510081036.8无效
发明人：深石宗生;斋藤英彰;萩原靖彦;水野正之;池田博明;柴田佳世子 -专利权人：尔必达存储器股份有限公司
申请日： 2005-06-28 - 公布日： 2006-01-04 - 主分类号： H01L25/00 文献下载
摘要：一种堆叠式半导体器件，包括：多个半导体芯片以及贯穿所述至少一个半导体芯片的导电通路。将所述半导体芯片堆叠在一起。通过所述导电通路将所述半导体芯片电连接，所述每一个导电通路具有贯穿对应所述半导体芯片的多个贯通连接。
堆叠半导体器件

[发明专利]层迭式半导体存储器件-CN200510081489.0无效
发明人：斋藤英彰;萩原靖彦;深石宗生;水野正之;池田博明;柴田佳世子 -专利权人：尔必达存储器股份有限公司
申请日： 2005-06-29 - 公布日： 2006-01-04 - 主分类号： H01L27/00 文献下载
摘要：一种三维半导体存储器件，用于降低在数据传送过程中充电和放电不可避免的互连电容以及降低功耗，它包括：多个存储器单元阵列芯片，其中的存储体存储器被分成子存储体，子存储体的组织和设置是根据输入/输出比特进行的，芯片层迭在第一半导体芯片上；以及芯片间互连线，用于连接所述存储器单元阵列，使得子存储体的相应的输入/输出比特是一样的，芯片间互连线的数目是根据输入/输出比特的数目，芯片间互连线沿层迭的方向穿过存储单元器阵列芯片。
层迭式半导体存储器件

[发明专利]存储模块-CN02127029.5有效
发明人： 柴田佳世子;西尾洋二 -专利权人：尔必达存储器株式会社
申请日： 2002-07-26 - 公布日： 2003-03-05 - 主分类号： G11C11/406 文献下载
摘要：一种带有电阻器的存储模块。用作阻抗调节器的该电阻器被直接或间接地与C/A寄存器的输出晶体管的输出端连接在一起。电阻器对从C/A总线的输入端看去C/A寄存器的输出阻抗进行调节，使得该输出阻抗在由C/A寄存器输出的内部信号的工作电压范围内基本上保持不变。该存储模块还带有一个用作上升时间/下降时间调节器的电容器，该电容器将内部信号的上升时间和下降时间调节至特定值以得到令人满意的波形。
存储模块

[发明专利]适合宽频带的寄存器和信号发生方法-CN02127185.2有效
发明人：西尾洋二;船场诚司;柴田佳世子;管野利夫;池田博明;饭塚拓夫;反町正之 -专利权人：尔必达存储器股份有限公司;日立东部半导体株式会社;株式会社日立制作所
申请日： 2002-07-30 - 公布日： 2003-03-05 - 主分类号： G11C8/00 文献下载
摘要：假设安装存储器装置数量的最大值，固定和设置外部延迟复制电路。要求的频带分为多个子频带，输出缓存器的延迟时间和内部延迟复制电路互相转换，使用每个子频带，从而设定内部延迟复制电路实际最大值和实际最小值。选择针能选择内部延迟复制电路的延迟时间，有必要有效保证内部时钟信号的设定时间和保持时间，延迟锁存环电路在要求频带的寄存器的锁存操作中，产生内部时钟信号，有可允许的存储器装置数目，不考虑频率的级别和安装存储器装置的数目。
适合宽频寄存器信号发生方法

[发明专利]安装存储装置不受数量限制的寄存器和存储模块-CN02127186.0有效
发明人：西尾洋二;船场诚司;柴田佳世子;管野利夫;池田博明;饭塚拓夫;反町正之 -专利权人：尔必达存储器股份有限公司;日立东部半导体株式会社;株式会社日立制作所
申请日： 2002-07-30 - 公布日： 2003-03-05 - 主分类号： G06F1/10 文献下载
摘要：本发明涉及安装存储装置不受数量限制的寄存器和存储模块。第一和第二预处理触发器通过一时钟锁存输入到寄存器中的指令/地址信号，该时钟的频率是外部时钟信号和它的反相信号频率的1/2。因此，将指令/地址信号解压为一组信号，该组信号临时具有两倍的周期。例如，这组信号之一仅具有第偶数指令/地址信号的数据内容，而另一信号仅具有第奇数指令/地址信号的数据内容。因为这组信号的周期是指令/地址信号的两倍，第一和第二后处理触发器能根据由延迟锁定环路电路产生的内部时钟信号来锁存信号，在这种状态下，能够充分保证设置时间和保持时间。
安装存储装置不受数量限制寄存器模块

1
共 12 条