“杰华特微电子（杭州）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果92个，建议您升级VIP下载更多相关专利

[实用新型]控制电路及照明装置-CN202022525704.4有效
发明人：陈峰;张平伟 -专利权人：欧普照明股份有限公司;杰华特微电子（杭州）有限公司
申请日： 2020-11-04 - 公布日： 2021-07-27 - 主分类号： H05B45/345 文献下载
摘要：本实用新型公开了一种控制电路及照明装置，属于照明技术领域。相比现有技术中，在控制电路上电过程中，输入至恒流驱动模块的驱动输入端的电压上升缓慢，导致光源负载存在电流过冲现象的问题。本实用新型公开的控制电路中，由于第一调节输出端的输出电流与限压端的输出电压呈正相关，而第二调节输出端的输出电流与限压端的输出电压呈负相关，因此，在控制电路上电过程中，也就是限压端的电压从0至第一阈值的过程中，输入至驱动输入端的电流可以较为恒定，从而使得与恒流驱动模块连接的光源负载上的工作电流也较为恒定，避免在光源负载上产生电流过冲的现象。
控制电路照明装置

[发明专利]用于半导体器件的漂移区的制造方法-CN202110094799.5在审
发明人：韩广涛 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2021-01-25 - 公布日： 2021-06-08 - 主分类号： H01L21/266 文献下载
摘要：本发明涉及半导体技术领域，具体涉及一种用于半导体器件的漂移区的制造方法，在实现稳定的互为反版的不同注入区中，利用图案化掩膜版蚀刻一介质层形成开口区域，并在开口区域经第一次离子注入形成第一注入区；再去除该图案化掩膜版后在开口区域淀积形成另一介质层，使该另一介质层填充该开口区域；而后去除该开口区域外的前一介质层，再以该另一介质层为阻挡经第二次离子注入在第一注入区两侧形成第二注入区；最后蚀刻去除衬底表面的介质层，以此形成漂移区，使形成有该漂移区的衬底表面为平坦的平面，且两次注入离子的掺杂类型相反。由此一方面能减少光刻工艺步骤，节省制造成本，另一方面也能使衬底表面平坦化，提高成型器件的电性能。
用于半导体器件漂移制造方法

[发明专利]横向双扩散晶体管及其制造方法-CN202110049987.6在审
发明人：葛薇薇 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2021-01-14 - 公布日： 2021-06-04 - 主分类号： H01L29/78 文献下载
摘要：本公开涉及半导体技术领域，提供了一种横向双扩散晶体管及其制造方法，该LDMOS器件包括：在衬底上设置的第一外延层和第二外延层；在该第二外延中设置的沿第一方向排列且间隔分布的两个沟槽栅结构；沿第二方向定义该第二外延层上位于前述沟槽栅结构的一侧依次为第一漂移区和漏端区域，位于该沟槽栅结构的另一侧为源端区域；以及沿第一方向在两个沟槽栅结构之间的第二外延层上设置平面栅结构，在该漏端区域设置的漏注入区和在该源端区域设置的源注入区；该漏注入区、源注入区和栅结构上的金属接触分别对应引出到漏电极、源电极和栅电极。由此可以有效提高该LDMOS器件的耐压，降低其导通电阻。
横向扩散晶体管及其制造方法

[发明专利]垂直双扩散晶体管及其制造方法-CN202011408862.X在审
发明人：陈斌;韩广涛 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2020-12-03 - 公布日： 2021-04-02 - 主分类号： H01L29/78 文献下载
摘要：本公开涉及半导体技术领域，提供了一种垂直双扩散晶体管及其制造方法，形成的该VDMOS器件以第一沟槽的中心轴线为轴对称结构，该VDMOS器件在漏极区域通过贯穿至第一埋层上表面的第一沟槽形成金属接触引出漏电极，且引出的漏电极位于该高压VDMOS器件远离衬底的顶部表面。由此可在BCD工艺中集成VDMOS器件，实现了低导通电阻和高电流的驱动能力，且无需从器件结构底部将漏极引出，提高了器件的集成密度。同时以纵向梯度分布的至少两层埋层结构代替漂移区与体区形成PN结，在器件反向击穿时利用连通至第一埋层中注入区的漏电极使该PN结接近平行平面结，有效提高该VDMOS器件的耐压。
垂直扩散晶体管及其制造方法

[发明专利]横向双扩散晶体管的电路模型及其建模方法-CN202011318318.6在审
发明人：蒋盛烽 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2020-11-23 - 公布日： 2021-02-12 - 主分类号： G06F30/367 文献下载
摘要：本发明公开了一种横向双扩散晶体管的电路模型及其建模方法，该电路模型包括：标准BSIM4模型；串联于标准BSIM4模型上的栅端‑体端等效电容，包括多个栅端‑体端等效电容修正项系数，用于修正栅端‑体端电容；串联于标准BSIM4模型上的栅端‑漏端等效电容，包括多个栅端‑漏端等效电容修正项系数，用于修正栅端‑漏端电容，其中，该电路模型用于表征横向双扩散晶体管的电容特性。该LDMOS的电路模型及其建模方法在BSIM4模型的基础上，加上了定制的栅端‑体端等效电容和栅端‑漏端等效电容，使得该电路模型在利用BSIM4模型的收敛性、兼容性和较快的仿真速度的同时，也能准确的表征LDMOS的电容特性，克服了BSIM模型无法准确表征LDMOS的电容特性的问题。
横向扩散晶体管电路模型及其建模方法

[发明专利]控制电路及照明装置-CN202011215920.7在审
发明人：陈峰;张平伟 -专利权人：欧普照明股份有限公司;杰华特微电子（杭州）有限公司
申请日： 2020-11-04 - 公布日： 2021-01-29 - 主分类号： H05B45/345 文献下载
摘要：本发明公开了一种控制电路及照明装置，属于照明技术领域。相比现有技术中，在控制电路上电过程中，输入至恒流驱动模块的驱动输入端的电压上升缓慢，导致光源负载存在电流过冲现象的问题。本发明公开的控制电路中，由于第一调节输出端的输出电流与限压端的输出电压呈正相关，而第二调节输出端的输出电流与限压端的输出电压呈负相关，因此，在控制电路上电过程中，也就是限压端的电压从0至第一阈值的过程中，输入至驱动输入端的电流可以较为恒定，从而使得与恒流驱动模块连接的光源负载上的工作电流也较为恒定，避免在光源负载上产生电流过冲的现象。
控制电路照明装置

[发明专利]开关型调节驱动器及其调节驱动方法-CN202011189366.X在审
发明人：苏志勇;许祥勇 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2020-10-30 - 公布日： 2021-01-12 - 主分类号： H02M3/335 文献下载
摘要：本发明公开了一种开关型调节驱动器及其调节驱动方法，所述开关型调节驱动器包括：变压器；第一晶体管；控制器；同步整流管；以及驱动控制模块，分别与同步整流管和次级绕组的异名端连接，用以在所述同步整流管断开所述次级绕组的异名端与参考地之间的导电路径时，检测所述同步整流管两功率端电压的目标参数，并在检测到所述同步整流管两功率端电压的目标参数满足预设条件时，触发所述控制器控制所述初级绕组向所述次级绕组传输功率。本发明通过检测同步整流管两功率端电压的信息，间接采样输出电压的信息，从而与前级芯片匹配实现动态加速的功能，降低对输出引脚的依赖。
开关调节驱动器及其驱动方法

[发明专利]半导体器件的封装结构及其封装方法-CN202011024752.3在审
发明人：陈佳 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2020-09-25 - 公布日： 2020-12-29 - 主分类号： H01L23/48 文献下载
摘要：本发明公开了一种半导体器件的封装结构及其封装方法，该封装结构包括：半导体基板；形成于所述半导体基板上表面的半导体器件，所述半导体器件包括实现半导体器件功能的芯片区域，以及围绕所述芯片区域的片外区域；位于所述芯片区域上部的顶层金属；位于所述半导体器件上部的第一钝化层；覆盖于所述第一钝化层上表面的再布线层；每个所述顶层金属的上部内均对应设置有贯穿所述第一钝化层的多个开孔，所述多个开孔用于实现所述顶层金属与所述再布线层之间的电性连接。本发明能够实现半导体器件中电流流动的均匀性，进而提升芯片的电流能力。
半导体器件封装结构及其方法

[发明专利]横向扩散晶体管及其制造方法-CN202010840847.6在审
发明人：葛薇薇 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2020-08-20 - 公布日： 2020-11-27 - 主分类号： H01L29/78 文献下载
摘要：本发明公开一种横向双扩散晶体管及其制造方法，该横向扩散晶体管包括：衬底；位于衬底上表面的漂移区；位于漂移区上部一端的漏区和另一端的体区；位于体区上部且由内到外而相继设置的源区和体接触区；位于体区上表面且延伸到漂移区上表面至少一部分的栅极结构，其中，体接触区在体区内以底部深于源区底部的方式设置，从而使得横向扩散晶体管的自防护能力加强。
横向扩散晶体管及其制造方法

[发明专利]基于LVS工具的盆区检测方法-CN202010579567.4在审
发明人：蒋盛烽 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2020-06-23 - 公布日： 2020-10-13 - 主分类号： G06F30/398 文献下载
摘要：本发明公开了一种基于LVS工具的盆区检测方法，包括：在所述LVS工具中添加盆区电压作为新的属性；获取芯片电路中多个目标器件的盆区电压，并将所述多个目标器件的盆区电压对应的添加至网表中；基于所述芯片电路绘制版图，并基于第一距离参数和第二距离参数定义所述版图中的多个盆区的盆区电压；将所述多个目标器件对应的放置于所述多个盆区中，并将定义的所述多个盆区的盆区电压对应的传递给所述多个目标器件；对比所述网表中每个目标器件的盆区电压与对应的盆区传递的盆区电压是否一致，并在不一致时进行报错。本发明提升了对器件盆区的检测效率和检测准确率。
基于 lvs 工具检测方法

[发明专利]横向双扩散晶体管的制造方法-CN202010674577.6在审
发明人：韩广涛 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2020-07-14 - 公布日： 2020-10-09 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及半导体技术领域，提供了一种横向双扩散晶体管的制造方法，其包括：在衬底中形成漂移区；在衬底上形成栅极结构，该栅极结构定义出相互隔开的源端区域和漏端区域，该栅极结构包括在衬底上依次堆叠形成的栅氧化层和多晶硅层；在源端区域的衬底中形成沟道区，前述漂移区围绕该沟道区设置；以及在源端区域和漏端区域分别形成源极区和漏极区，而在前述源端区域形成源极区的过程中，利用工艺多次形成的侧墙结合多晶硅层在源端区域上方的间隔，通过掺杂离子自对准注入形成具有不同掺杂类型、不同掺杂浓度注入区的源极区。由此可以缩小多晶硅层在源端区域上方的间距，缩小形成的器件尺寸，有效的降低源漏导通电阻。
横向扩散晶体管制造方法

[发明专利]多基岛引线框架的封装结构及其封装方法-CN202010690221.1在审
发明人：韩广涛 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2020-07-17 - 公布日： 2020-10-09 - 主分类号： H01L23/31 文献下载
摘要：本发明公开了一种多基岛引线框架的封装结构及其封装方法，该封装结构包括：框架基体；位于框架基体内部区域且相互之间电气隔离的多个基岛；位于框架基体周边且间隔设置的多个引脚；设置于多个基岛上的多个芯片；连接多个引脚与多个芯片、和/或连接多个芯片中任意两个芯片的若干键合引线；封装框架基体、多个基岛、多个引脚、多个芯片和若干键合引线的塑封体，其中，封装结构还包括：设置于框架基体底部的胶膜。本发明优化了多基岛引线框架的设计，增大了基岛面积，也增多了多基岛引线框架的封装引脚可导出信号的数量。
多基岛引线框架封装结构及其方法

[发明专利]半导体器件-CN202010741338.8在审
发明人：韩广涛;葛薇薇 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2020-07-29 - 公布日： 2020-10-02 - 主分类号： H01L29/73 文献下载
摘要：公开了一种半导体器件，包括衬底和位于衬底上的体区，体区上表面包括依次连接的集电区、基区和发射区，在集电区和基区区域中包括场氧区，在该场氧区上包括场板结构，该场板结构为阶梯场板结构。本发明的半导体器件的场板结构在集电区与基区之间的PN结反偏时，可以调节集电区电场，辅助耗尽集电区，在不影响集电区的尺寸和掺杂浓度的情况下，提升器件的耐压，并且阶梯场板结构在集电区和基区区域中提供不同规格的调节电场，针对不同位置提供不同的调节电场，提升了场板结构的应用效果，提升器件性能。
半导体器件

[发明专利]半导体器件的制作方法及半导体器件-CN202010685965.4在审
发明人：葛薇薇 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2020-07-16 - 公布日： 2020-09-29 - 主分类号： H01L21/336 文献下载
摘要：公开了一种半导体器件的制作方法及半导体器件，其中，该半导体器件包括漂移区，在漂移区上设置有场板结构，可提高器件的击穿电压，场板结构位于栅极结构和漏端掺杂区之间，可以辅助耗尽漂移区，降低比导通电阻，其中，该场板结构与栅极结构的层结构相同，在制作中可以共用一块掩膜版刻蚀相应的层结构，一同获得栅极结构和场板结构，降低了场板技术的应用成本。本发明的半导体器件的制作方法包括在制作完漂移区的半导体器件上依次制作氧化层和多晶硅层，并采用第二掩膜版刻蚀氧化层和多晶硅层，一同获得栅极结构和场板结构，无需为制作场板结构额外消耗掩模版，降低了半导体器件应用场板技术的应用成本。
半导体器件制作方法

[发明专利]横向双扩散晶体管及其制造方法-CN202010579899.2在审
发明人：韩广涛 -专利权人： 杰华特微电子（杭州）有限公司
申请日： 2020-06-23 - 公布日： 2020-09-25 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及半导体技术领域，提供了一种横向双扩散晶体管及其制造方法，该横向双扩散晶体管包括：具有第一掺杂类型的衬底；位于衬底中且具有第一掺杂类型的沟道区；漂移区，位于衬底中且围绕沟道区设置，具有第二掺杂类型；位于衬底上的源极电极和漏极电极，且该源极电极位于沟道区中，该漏极电极位于漂移区中；位于衬底上的栅叠层，该栅叠层位于源极电极和漏极电极之间，包括在衬底上依次堆叠的栅氧化层和栅极电极，其中，该栅氧化层为阶梯氧化层，具有与源极电极相邻近的第一台阶和与漏极电极相邻近的第二台阶，且第一台阶的上表面高度低于第二台阶的上表面高度。由此可有效缩短电流路径，降低源漏导通电阻。
横向扩散晶体管及其制造方法

1
2
3
4
5
6
7
下一页»
尾页
共 92 条