专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果13个,建议您升级VIP下载更多相关专利
  • [发明专利]一种CMOS图像传感器及其制作方法-CN202110327423.4有效
  • 胡欢;朱克宝;陈世平;陈鹏堃 - 联合微电子中心有限责任公司
  • 2021-03-26 - 2023-04-07 - H10K30/80
  • 本发明提供一种CMOS图像传感器及其制作方法,该方法形成金属滤光层,并形成多个在垂直方向上贯穿金属滤光层的滤光孔,然后形成隔离介质层于滤光孔的侧壁,并形成底部透明电极‑感光层‑顶部透明电极三明治结构于滤光孔中。本发明采用带有滤光孔的金属滤光层选择性透过相应波长的光,并采用感光层对通过滤光孔的光波进行感光以产生光电信号,最终通过读出电路读出。其中,感光层可包括有机感光材料,例如富勒烯衍生物,其感光范围的调节自由度较高,由于金属滤光层很薄,同时富勒烯感光层在很薄的厚度下就有不错的感光特性,因此本发明的CMOS图像传感器的像素密度与可见光的分辨率均可以做到极高,且无需采用有机物彩色滤光板,可进一步提高像素密度。
  • 一种cmos图像传感器及其制作方法
  • [发明专利]一种高压MOSFET器件及其制作方法-CN202211525792.5在审
  • 潘伯津;朱克宝;李仁雄;彭路露;宁宁 - 联合微电子中心有限责任公司
  • 2022-11-30 - 2023-03-07 - H01L21/336
  • 本发明提供一种高压MOSFET器件及其制作方法,该方法包括以下步骤:形成第一堆叠结构、第二堆叠结构于半导体层上,第一堆叠结构位于高压区并包括层叠的高压区栅氧化层与第一硬掩膜层,第二堆叠结构位于核心区并包括层叠的核心区栅氧化层、多晶硅伪栅极层及第二、第三硬掩膜层;形成侧壁保护层;形成研磨停止层及第一层间介质层并减薄直至显露高压区栅氧化层、多晶硅伪栅极层的顶面;替换多晶硅伪栅极以得到核心区金属栅并对其进行CMP;形成补偿氧化层及高压区金属栅。本发明在将多晶硅伪栅极替代为金属栅极后,高压区与核心区的膜层高度相差不大,不会影响核心区金属栅CMP的负载,且后续通过重新铺设补偿氧化层可以补齐高压区需求的EOT。
  • 一种高压mosfet器件及其制作方法
  • [发明专利]一种CMOS图像传感器及其制作方法-CN202110379347.1有效
  • 胡欢;朱克宝;陈世平;陈鹏堃 - 联合微电子中心有限责任公司
  • 2021-04-08 - 2022-06-21 - H01L27/146
  • 本发明提供一种CMOS图像传感器及其制作方法,该方法包括以下步骤:提供基质层;形成感光单元于基质层中,感光单元包括在水平方向上依次排列的透明电极层、感光层及金属电极层。本发明中,感光单元可以作为像素结构中的感光部件以替代光电二极管,由于感光层的感光表面纵向设置,因此可以极大提高像素密度,且由于不需要额外的滤光板,像素尺寸易于进一步做小。感光单元也可以作为像素结构之间的隔离结构,一光电二极管四周的感光层可以吸收该光电二极管射向临近光电二极管的光线,并转化为光电信号,因此,入射光线的能量利用率较高,像素的满阱容量也较高,且光学串扰可以得到有效抑制,并且由于入射光线的能量利用率较高,像素尺寸可以做得更小。
  • 一种cmos图像传感器及其制作方法
  • [发明专利]半导体器件及其制造方法-CN202110859263.8在审
  • 朱克宝;唐昭焕;吴罚 - 联合微电子中心有限责任公司
  • 2021-07-28 - 2021-11-02 - H01L23/48
  • 提供了一种半导体器件及其制造方法。该半导体器件包括:第一半导体衬底,其上形成至少一个功能器件;以及第二半导体衬底,与第一半导体衬底相对。该第二半导体衬底包括:多个主芯片区域,每个主芯片区域设置有至少一个连接通孔,该至少一个连接通孔中的每一个连接通孔贯穿该第二半导体衬底,以用于与该至少一个功能器件中的一个或多个功能器件电连接,以及切割道区域,位于该多个主芯片区域之间。该切割道区域设置有:附加图形,以及多个附加通孔,该多个附加通孔中的至少一个附加通孔位于该附加图形和该多个主芯片区域中与该附加图形相邻的至少一个主芯片区域之间。
  • 半导体器件及其制造方法
  • [发明专利]一种减小热应力的硅通孔结构及其制造方法-CN201911274573.2在审
  • 吴罚;唐昭焕;朱克宝 - 联合微电子中心有限责任公司
  • 2019-12-12 - 2020-04-28 - H01L21/768
  • 本发明提供了一种减小热应力的环形硅通孔结构及其制造方法,包括:在晶圆的硅基衬底层一侧制作金属垫片层、绝缘介质层;在硅基衬底层内制作贯穿硅基衬底层的导通孔并在导通孔内填充有机聚合物和电镀铜柱,形成通孔柱。所述通孔柱包含有机聚合物和被有机聚合物包围且两端暴露于有机聚合物外的铜柱;所述通孔柱贯穿式设于所述导通孔内并与其内侧壁接触,所述绝缘介质层和金属垫片层均设置于所述硅基衬底层的一侧,且所述铜柱一端与所述金属垫片层电性接触。本发明的一种硅通孔结构可以更有效地减小硅基底与铜柱之间的热应力,其制造方法具有工艺兼容性强、机械可靠性高的优点,广泛用于3D晶圆级封装领域。
  • 一种减小应力硅通孔结构及其制造方法
  • [发明专利]一种减小热应力的TSV结构及其形成方法-CN201911275743.9在审
  • 吴罚;唐昭焕;朱克宝 - 联合微电子中心有限责任公司
  • 2019-12-12 - 2020-04-28 - H01L23/48
  • 本发明提供了一种减小热应力的TSV结构及其形成方法,包括:在晶圆的硅基衬底层一侧制作金属垫片层、绝缘介质层;在硅基衬底层内制作贯穿硅基衬底层的导通孔并在导通孔内填充阻挡层和电镀铜柱,形成具有空洞的通孔柱。所述通孔柱包括侧壁阻挡层和铜柱,所述铜柱内设置有封闭的空洞且其中填充有惰性气体以形成通孔柱自由变形的扩展区;所述通孔柱设于所述导通孔内并与其内侧壁接触,所述铜柱一端与所述金属垫片层电性接触。本发明的一种空洞TSV结构可以更有效地减小硅基底与铜柱之间的热应力,其形成方法具有工艺兼容性强、机械可靠性高的优点,广泛用于3D晶圆级封装领域。
  • 一种减小应力tsv结构及其形成方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top