“徐彦峰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果115个，建议您升级VIP下载更多相关专利

[实用新型]一种用于浓缩后草甘膦母液的除盐装置-CN202223524114.5有效
发明人：韩风雨;陈伟;侯松山;王春生;王爱琴;徐书建;郭记春;徐彦峰 -专利权人：河南红东方化工股份有限公司
申请日： 2022-12-29 - 公布日： 2023-06-27 - 主分类号： B01J19/18 文献下载
摘要：本实用新型公开了一种用于浓缩后草甘膦母液的除盐装置，包括降温系统和除盐系统；降温系统包括两个并联且配置相同的降温釜，降温釜包括釜体，釜体设置有进料管、搅拌电机和在线温度计，釜体内设置有由搅拌电机驱动的搅拌器，釜体设置有冷却夹套，冷却夹套设置有冷却水进口和冷却水出口，釜体下端设置有出料管；除盐系统包括板框压滤机，板框压滤机主要由压力泵、压力表、调节阀门、滤液收集槽和多组并列且规格相同的板框组成，压力泵与出料管连通，压力泵和多组板框之间设置有压力表和调节阀门，板框工作端面均安装有滤布，板框一侧设置有滤液出口管，滤液出口管下方设置有滤液收集槽；本实用新型具有除盐效果好、使用灵活方便的优点。
一种用于浓缩后草甘膦母液装置

[发明专利]一种内置包含异构选择器的互联模块的FPGA-CN202211726136.1在审
发明人：单悦尔;徐彦峰;陈波寅;徐玉婷 -专利权人：无锡中微亿芯有限公司
申请日： 2022-12-30 - 公布日： 2023-06-02 - 主分类号： G06F30/347 文献下载
摘要：本申请公开了一种内置包含异构选择器的互联模块的FPGA，涉及FPGA技术，该FPGA内部的互联模块不再全部内置对称选择器，而是有至少一个互联模块内置异构选择器，异构选择器除了包含第一选择电路还包含第二选择电路，则在将一个输入信号连接到互联模块的互联输入点并扇出到多个互联输出点时，部分导通路径由第一选择电路实现，部分导通路径由第二选择电路实现，由于第二选择电路并不连接上拉电路，因此几乎不会产生负载需求，因此使用驱动能力较小的驱动下拉电路就能实现较多扇出数量，从而减小了驱动下拉电路占用的面积和功耗，也能减小面积和功耗的浪费。
一种内置包含选择器模块 fpga

[发明专利]一种延时时长可配置的延时链电路-CN202211673606.2在审
发明人：朱倩;刘彤;陈波寅;徐玉婷;徐彦峰 -专利权人：无锡中微亿芯有限公司
申请日： 2022-12-26 - 公布日： 2023-05-23 - 主分类号： H03L7/081 文献下载
摘要：本申请公开了一种延时时长可配置的延时链电路，涉及数字电路领域，该延时链电路包括粗调模块和精调模块，粗调模块受控于配置信号中的粗调配置信号并产生与粗调配置信号对应的两个环回输出，精调模块受控于配置信号中的精调配置信号并对两个环回输出进行相位插值产生延时差均等的时钟输出信号，时钟输出信号相对于时钟输入信号的延时时长与该延时链电路获取到的配置信号对应，因此只需要改变配置信号，就能改变输入到输出的延时时间从而得到所需的延时时长，避免了传统延迟锁相环电路的延时不确定性，使得延时时长可以灵活准确配置。
一种延时时长可配置电路

[发明专利]面向硅介质层互联的高速低延迟互联接口-CN202211730093.4在审
发明人：马晓杰;徐彦峰;徐玉婷;陈波寅;张艳飞 -专利权人：无锡中微亿芯有限公司
申请日： 2022-12-30 - 公布日： 2023-05-02 - 主分类号： G06F30/30 文献下载
摘要：本申请涉及一种面向硅介质层互联的高速低延迟互联接口。该高速低延迟互联接口用于在硅介质层上进行大规模IO互联，包括物理层和链路层，链路层接收芯粒内部的数据信号、配置信号和控制信号，并可完成针对物理层的数据转换、奇偶校验、训练、通道修复、指令流生成等功能。物理层接收经过链路层转换的数据信号，完成对数据信号的发射与接收工作，该物理层包括高速的I/O口、FIFO及相关的控制逻辑，其中物理层的高速I/O口同时兼容DDR模式和SDR模式。上述面向硅介质层互联的高速低延迟互联接口提供芯粒在硅介质层上无协议的高速数据传输，满足高效率数据传输和高性能功耗比等要求。
面向介质层互联高速延迟联接

[发明专利]一种面向硅介质层高速互联接口的数据眼训练方法和装置-CN202211730614.6在审
发明人：马晓杰;徐彦峰;徐玉婷;范继聪;张艳飞 -专利权人：无锡中微亿芯有限公司
申请日： 2022-12-30 - 公布日： 2023-05-02 - 主分类号： G06F13/16 文献下载
摘要：本申请涉及一种面向硅介质层高速互联接口的数据眼训练方法和装置。方法包括对采样信号设置延迟值，通过增加延迟值重复获取数据；当延迟值达到预设值，得到获取数据的信号区域，根据信号区域得到数据信号眼。根据本方法的数据眼训练，可以得到完成的数据，可以用于校准在传输数据时的数据‑时钟以及数据‑数据之间的相位偏移，实现正确采样数据，本申请的方法可以在高速低延迟互联接口中运用，可以满足高密集型数据的处理，且结构简单复杂度低。
一种面向介质高速联接数据训练方法装置

[发明专利]一种通过内置边缘模块实现数据传送的FPGA-CN202211622755.6在审
发明人：单悦尔;徐彦峰;范继聪;刘彤 -专利权人：无锡中微亿芯有限公司
申请日： 2022-12-16 - 公布日： 2023-04-28 - 主分类号： G06F15/17 文献下载
摘要：本申请公开了一种通过内置边缘模块实现数据传送的FPGA，涉及FPGA技术领域，该FPGA内置边缘模块，FPGA内与边缘模块相连的每个资源模块的读端口同时接入绕线架构以及边缘模块，和/或写端口同时接入绕线架构以及边缘模块；边缘模块包括读写控制器以及缓存单元，读写控制器同时从多个资源模块的读端口中读取数据并暂存在缓存单元中，或者，读写控制器将缓存单元中暂存的数据同时写入多个资源模块的写端口。该FPGA通过内置的边缘模块可以同时对多个资源模块进行数据读写，从而实现高速、高带宽的数据传送，提高FPGA的性能。
一种通过内置边缘模块实现数据传送 fpga

[发明专利]具有对可编程逻辑模块自动检纠错功能的FPGA-CN202110953116.7有效
发明人：单悦尔;徐彦峰;范继聪;井站 -专利权人：无锡中微亿芯有限公司
申请日： 2021-08-19 - 公布日： 2023-04-28 - 主分类号： G06F11/10 文献下载
摘要：本发明公开了一种具有对可编程逻辑模块自动检纠错功能的FPGA，涉及FPGA技术领域，该FPGA中包括校验纠错器，检验纠错器中的校验码生成电路根据对应的可编程逻辑寄存器的输入数据进行ECC编码生成校验码按照时钟信号刷新写入校验码寄存器，由校验电路对可编程逻辑寄存器和校验码寄存器的输出进行校验生成校验信号实现检验，解码电路根据触发电路的触发使能脉冲生成校验信号对应的翻转信号控制故障寄存器直接异步翻转内容实现纠错，校验纠错器可以在该FPGA正常运行过程对可编程逻辑寄存器实时检验纠错，可靠性更高，而且这种做法相比于三模冗余方法来说大大减少了电路面积，有利于提高电路集成度。
具有可编程逻辑模块自动纠错功能 fpga

[发明专利]一种便于实现时序收敛的FPGA-CN202211303085.1在审
发明人：单悦尔;徐彦峰;陈波寅;匡晨光 -专利权人：无锡中微亿芯有限公司
申请日： 2022-10-24 - 公布日： 2023-04-07 - 主分类号： G05B19/042 文献下载
摘要：本申请公开了一种便于实现时序收敛的FPGA，涉及FPGA领域。该FPGA中全局时钟信号除了经由第一全局时钟树连接到多个目标资源模块的时钟输入口之外，全局时钟信号的移相时钟信号还经由第二时钟树连接各个目标资源模块的时钟输入口，第二时钟树的路径走向与第一全局时钟树相同使得第二时钟树与第一全局时钟树对应位置处的时延差一致且该时延差可以调控。每个目标资源模块可以有多个时钟信号进行选择作为模块时钟信号，因此通过调节局部目标资源模块的模块时钟信号来进行局部调试，从而可以较为方便的达到时序收敛，从而有利于加快设计流程。
一种便于实现时序收敛 fpga

[发明专利]一种实现配置码流自动检纠错的FPGA-CN202110953108.2有效
发明人：单悦尔;徐彦峰;庄雪亚;陈波寅 -专利权人：无锡中微亿芯有限公司
申请日： 2021-08-19 - 公布日： 2023-04-07 - 主分类号： G05B19/042 文献下载
摘要：本发明公开了一种实现配置码流自动检纠错的FPGA，涉及FPGA技术领域，该FPGA内部包括自动检纠错电路，ECC编码器在配置码流按用户设计配置链依次写入时，将用户设计配置链写入用户设计配置内存中、对应的用户设计校验码写入用户设计校验内存中，在FPGA在正常运行时，经由检纠错控制器控制ECC校验纠错器可以定期按序遍历所有用户设计配置链，由对应的用户设计校验码对用户设计配置链进行检纠错覆盖写入，从而保证配置码流及对应的校验码的正确性，提高FPGA的运行可靠性。
一种实现配置自动纠错 fpga

[发明专利]一种利用内置长线模块实现长距离布线的FPGA-CN202211530600.X在审
发明人：单悦尔;徐彦峰;范继聪;张智 -专利权人：无锡中微亿芯有限公司
申请日： 2022-12-01 - 公布日： 2023-03-07 - 主分类号： G06F30/347 文献下载
摘要：本申请公开了一种利用内置长线模块实现长距离布线的FPGA，涉及FPGA领域，该FPGA在阵列中内置长线模块，并利用高层金属走线的连续长线实现长线模块之间的信号互连从而形成长线模块组，不会过多的额外面积增加，长线模块之间的连续长线的跨越距离可以较大，且由于采用高层金属走线具有较宽较厚、间距较大、阻抗小、时延小，可以更好地达成布线需求，尤其适用于FPGA特别是大规模FPGA内部距离较远的资源模块之间的布线需求，从而加快FPGA的设计。
一种利用内置长线模块实现长距离布线 fpga

[发明专利]一种面向存算FPGA的部署映射的工具-CN202211099655.X在审
发明人：黄科杰;李永根;沈海斌;范继聪;徐彦峰 -专利权人：浙江大学;中国电子科技集团公司第五十八研究所
申请日： 2022-09-07 - 公布日： 2023-03-03 - 主分类号： G06F30/34 文献下载
摘要：本发明公开了一种面向存算FPGA的部署映射的工具，其包括输入模块、指令生成模块、指令编译器、调度模块等模块，工具以prototxt形式的网络输入和以xml形式的存算FPGA架构为输入，对网络模型输入进行转化和编译；根据输入的网络模型的层数和存算FPGA架构上的CIM_pb的数量，对网络模型进行部署；根据部署结果调用带参数的类模板并将参数实例化，生成该网络的RTL代码；而后将RTL代码和FPGA架构送入到逻辑综合与技术映射模块生成对应的电路网表；然后将网表和FPGA架构送入到布局布线模块对其在存算FPGA架构上进行打包、布局和布线，最后完成网络部署映射的整个过程并生成功耗、面积、时序等分析报告文件。
一种面向 fpga 部署映射工具

[发明专利]一种基于分区调试内核电压的FPGA设计方法-CN202211302287.4在审
发明人：单悦尔;徐彦峰;范继聪;耿杨 -专利权人：无锡中微亿芯有限公司
申请日： 2022-10-24 - 公布日： 2023-01-03 - 主分类号： G06F11/26 文献下载
摘要：本申请公开了一种基于分区调试内核电压的FPGA设计方法，涉及FPGA技术领域，该方法将包括芯片内部电路以及多个供电区域的芯片硬件设计对应的码流并下载到FPGA芯片上，每个供电区域用于将获取到的内核电压提供给对应的局部用电区域，当芯片在所有供电区域获取到基础电压值的内核电压的状态下无法正常工作时，通过芯片的供电管脚调节至少一个供电区域获取到的内核电压，直至芯片正常工作，或者直至确定存在故障的局部用电区域。该方法通过调节多个供电区域的内核电压可以使得芯片得以正常工作或者可以定位到故障区域，而且分区调试的方法灵活度较高，更易于调试使得芯片可以正常工作，或者可以更准确的定位到故障区域。
一种基于分区调试内核电压 fpga 设计方法

[发明专利]一种多核存算处理器架构-CN202211124021.5在审
发明人：黄科杰;李鑫;沈海斌;范继聪;徐彦峰 -专利权人：浙江大学;中国电子科技集团公司第五十八研究所
申请日： 2022-09-15 - 公布日： 2022-12-09 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种多核存算处理器架构，该架构包括系统总线、内存模块、前端总线、外设总线、控制总线和Rocket Tile模块，Rocket Tile模块包括Rocket Core和Rocket协处理器RoCC。Rocket Core用于根据不同指令控制RoCC模块与内存模块进行数据交互或者控制RoCC内部存算核进入计算模式。Rocket协处理器RoCC，用于配置输入缓存模块、权重缓存模块、译码和逻辑控制模块以及存算核模块CIM Core完成数据存储与计算过程。本发明通过改变架构中可配置的模块协处理器RoCC，将能够实现存算处理的存算核CIM Core、缓存模块以及译码与逻辑控制模块配置于其中，不同的卷积神经网络根据存算核支持的数据大小对网络进行分割，配置最少能够实现网络映射的存算核个数完成计算。
一种多核处理器架构

[发明专利]一种存算FPGA架构-CN202210624457.4在审
发明人：黄科杰;李永根;沈海斌;范继聪;徐彦峰 -专利权人：浙江大学;中国电子科技集团公司第五十八研究所
申请日： 2022-06-02 - 公布日： 2022-11-25 - 主分类号： G11C11/413 文献下载
摘要：本发明公开了一种存算FPGA架构。用于取代部分逻辑功能块的存算核、存储块、逻辑功能块按照行列阵列排布，以岛型架构布置；存算核中，有行列阵列排布的SRAM，SRAM存储一位数据，地址译码电路各输出端和SRAM阵列的各行连接，写控制电路各输出端和SRAM阵列各列连接，SRAM阵列每八列和一个输入寄存器通过多路选择器和八个或非门连接到加法树的一个8bit输入端口，加法树输出端口依次经移位加模块和量化模块后和输出寄存器连接。本发明实现了在FPGA上完成存内计算，既利用FPGA的并行性和可重构性的优势使得的设计支持多种网络的映射，又能利用存内计算技术减少数据的搬移从而进一步降低计算功耗。
一种 fpga 架构

[发明专利]水泥胶砂及其制备方法-CN202210810792.3在审
发明人：李振霞;包洵;陈渊召;刘晓霞;王朝辉;聂永成;常全明;路兴旺;安锦;王超;梁岱;郝华;刘耸;刘晓南;胡汉闯;徐彦峰;李尧;夏阳;李恒 -专利权人：华北水利水电大学
申请日： 2022-07-11 - 公布日： 2022-11-22 - 主分类号： C04B28/04 文献下载
摘要：本申请公开了一种水泥胶砂及其制备方法，以重量份计，由以下原料制成：ISO标准砂280～330份，水泥70～90份，粉煤灰16～25份，水40～60份，纳米氮化铝0.025～0.075份，水刺无纺布/熔喷布纤维5～12份，减水剂0.03～0.08份，消泡剂0.02～0.05份。申请的纳米氮化铝掺杂无纺布纤维水泥胶砂材料属于高强高耐久的水泥胶砂，力学性能优良，可以增强水泥基材料抗折强度、抗压强度等力学性能，对延长水泥基材料使用寿命具有重大意义；本申请原材料来源广泛、无毒无害、价格低廉、制备工艺简单，具有良好的社会、经济效益。
水泥及其制备方法