[发明专利]一种延时时长可配置的延时链电路在审

专利信息
申请号: 202211673606.2 申请日: 2022-12-26
公开(公告)号: CN116155267A 公开(公告)日: 2023-05-23
发明(设计)人: 朱倩;刘彤;陈波寅;徐玉婷;徐彦峰 申请(专利权)人: 无锡中微亿芯有限公司
主分类号: H03L7/081 分类号: H03L7/081;H03L7/085;H03K5/135
代理公司: 无锡华源专利商标事务所(普通合伙) 32228 代理人: 过顾佳
地址: 214000 江苏省无锡*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请公开了一种延时时长可配置的延时链电路,涉及数字电路领域,该延时链电路包括粗调模块和精调模块,粗调模块受控于配置信号中的粗调配置信号并产生与粗调配置信号对应的两个环回输出,精调模块受控于配置信号中的精调配置信号并对两个环回输出进行相位插值产生延时差均等的时钟输出信号,时钟输出信号相对于时钟输入信号的延时时长与该延时链电路获取到的配置信号对应,因此只需要改变配置信号,就能改变输入到输出的延时时间从而得到所需的延时时长,避免了传统延迟锁相环电路的延时不确定性,使得延时时长可以灵活准确配置。
搜索关键词: 一种 延时 时长可 配置 电路
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡中微亿芯有限公司,未经无锡中微亿芯有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202211673606.2/,转载请声明来源钻瓜专利网。

同类专利
  • 具同步模块的多芯片系统及其适用的锁相回路电路-202210637178.1
  • 余铭哲;邵致翔;沈毅恩;蔡孟庭 - 瑞鼎科技股份有限公司
  • 2022-06-07 - 2023-10-27 - H03L7/081
  • 一种同步模块包含第一数字电路、第二数字电路以及锁相回路电路。第一数字电路经组态以接收一输入时钟信号。第二数字电路经组态以输出一输出时钟信号。锁相回路电路耦接于该第一数字电路与该第二数字电路之间。锁相回路电路包含耦接于相位频率侦测器与除频器之间的延迟器。延迟器将该除频器的一输出信号进行一延迟补偿后输出至该相位频率侦测器。其中,该延迟补偿为至少根据该第一数字电路的一第一延迟时间与该第二数字电路的一第二延迟时间其中之一。
  • 被配置为调整时钟信号之间的偏斜的电子电路-201810865365.9
  • 任东赫 - 三星电子株式会社
  • 2018-08-01 - 2023-10-20 - H03L7/081
  • 提供了一种被配置为调整时钟信号之间的偏斜的电子电路。在所恢复的数据的信号值在第一时钟信号的第一定时与第二时钟信号的第二定时之间相对于第一参考值改变时,数据恢复电路调整第一时钟信号与第二时钟信号之间的偏斜。在调整偏斜之前,将所恢复的数据在第一定时的第一信号值与第二参考值和/或第三参考值进行比较。将第二定时的第二信号值与第二参考值和/或第三参考值进行比较。基于第一信号值相对于第二参考值和第三参考值中的一个的误差的第一符号与第二信号值相对于第二参考值和第三参考值的另一个的误差的第二符号相反来调整偏斜。
  • 一种时钟数据恢复装置和方法-201710628971.4
  • 杨聪杰 - 北京集创北方科技股份有限公司
  • 2017-07-28 - 2023-10-13 - H03L7/081
  • 一种时钟数据恢复装置和方法,所述时钟数据恢复装置包括:时钟发生装置,用于接收包含时钟信息的输入数据,基于所述输入数据产生时钟信号;延迟调整装置,用于根据时钟信号之一的采样边沿与输入数据中的时钟沿之间的关系来对输入数据进行延迟,使得所述时钟信号之一的采样边沿落入输入数据的时钟采样范围内;以及采样装置,用于根据所述时钟信号对延迟后的输入数据进行数据恢复,得到输出数据。可以实现对数据延迟的自适应调整,从而提高采样准确度,节约成本。
  • 在快速锁定锁相环中对数控振荡器的增益校准-201710522439.4
  • S·泰尔蒂尼克 - 英特尔公司
  • 2017-06-30 - 2023-10-03 - H03L7/081
  • 本发明涉及在快速锁定锁相环中对数控振荡器的增益校准。一种移动装置的设备,其可以为移动通信校准RF电路。所述设备可以包括:锁相环(PLL),其包括数控振荡器(DCO);以及耦合到所述PLL的一个或多个处理器。所述一个或多个处理器可以基于无线信道的目标频率来确定所述DCO的粗调设置;并且基于校准粗调设置的校准DCO增益值来计算所述粗调设置的DCO增益值。
  • 基于动态元素匹配的延迟线电路-202310854539.2
  • 任旭亮;张刚 - 高澈科技(上海)有限公司;深圳高铂科技有限公司
  • 2023-07-12 - 2023-09-22 - H03L7/081
  • 本发明公开了一种基于动态元素匹配的延迟线电路,包括:延迟线模块和数据加权平均模块;延迟线模块包括若干延迟单元;数据加权平均模块的输出端与延迟线模块的控制输入端电连接;延迟线模块用于根据当前选中的延迟单元产生延迟线,通过延迟线锁定输入的参考时钟信号并将参考时钟信号延迟预设的延时时间得到多相位时钟信号;数据加权平均模块用于根据当前输入的数字控制码和上次选中的延迟单元确定当前选中的延迟单元。本发明通过延迟线将参考时钟锁定在延迟后的一个周期,通过粗调节和精调节来调节延迟线的延迟时间,使用动态元素匹配技术,有效地减小元器件失配带来的误差,实现了延迟线的高精度、高线性度的要求。
  • 一种延迟锁相环和存储器-202311016848.9
  • 秦彬瑜;亚历山大 - 浙江力积存储科技有限公司
  • 2023-08-14 - 2023-09-12 - H03L7/081
  • 本发明提供了一种延迟锁相环和存储器,其中,延迟锁相环包括:预处理模块,配置为接收初始时钟信号,对初始时钟信号进行预处理,输出分频时钟信号,分频时钟信号的频率小于初始时钟信号的频率;可调延迟线,配置为对分频时钟信号进行传输,并基于延迟线控制信号对分频时钟信号进行调整,输出延迟时钟信号;反馈模块,配置为接收分频时钟信号,基于预定量的延迟时间对分频时钟信号进行延迟输出反馈时钟信号;检测模块,配置为接收分频时钟信号和反馈时钟信号,对分频时钟信号和反馈时钟信号进行相位检测,输出相位检测信号;调参模块,配置为接收相位检测信号,基于所述相位检测信号输出所述延迟线控制信号。
  • 时钟和数据恢复电路-202310775177.8
  • 長永載;李承龍;沈載三 - 矽致微有限公司;杭州芯迈半导体技术有限公司
  • 2023-06-28 - 2023-09-12 - H03L7/081
  • 本公开涉及一种时钟和数据恢复电路(CLOCK AND DATA RECOVERY DEVICE),包括:均衡器,补偿输入数据的信道损失;鉴相器,将从均衡器输出的数据与反馈的时钟进行比较并输出上升信号UP和下降信号DN;电荷泵,根据上升信号和下降信号运转并输出控制信号;环路滤波器,去除从电荷泵输出的控制信号中包含的高频成分;电压控制振荡器,根据去除了高频成分的控制信号使时钟的频率变更并输出;及数据调相器,通过从鉴相器反馈的上升信号和下降信号,调节从均衡器输出的数据的相位,从而使从电压控制振荡器输出的时钟与从均衡器输出的数据同步。根据本发明,具有可以减小开关环路(Bang‑Bang loop)中的环路延迟以便改善时钟和数据恢复特性的效果。
  • 一种跨多倍频程的数字延时线电路及其数字延时方法-202210178403.X
  • 杨新豪;马骁;郭瑞;李鹏浩;陈思婷;邱昕 - 中国科学院微电子研究所
  • 2022-02-24 - 2023-09-05 - H03L7/081
  • 本发明涉及一种跨多倍频程的数字延时线电路及其数字延时方法,属于信号处理技术领域,解决了现有多个ADPLL导致面积功耗浪费和DAC会增加设计复杂度的问题。该电路包括:控制电路,用于根据输入的待延时时钟信号的频率信息选择延时模块中的延时路径;延时模块,用于对待延时时钟信号进行延时以生成多个具有不同相位的输出时钟信号;锁相环电路,用于将待延时时钟信号和输出时钟信号进行鉴频鉴相并将鉴频鉴相的信息转换为电压信号,并将电压信号反馈到延时模块的控制电源;以及相位选择器电路,用于对多个具有不同相位的输出时钟信号进行选择以获取目标延时时钟信号。该数字延时线电路不需要DAC和多个ADPLL,减小面积功耗和设计复杂度。
  • 具有宽锁频范围的高速延迟锁相环及其锁定方法-202310296311.6
  • 陈莹梅;范文天;陈膺昊;郭超 - 东南大学
  • 2023-03-24 - 2023-09-01 - H03L7/081
  • 本发明公开了一种具有宽锁频范围的高速延迟锁相环及其锁定方法,属于集成电路设计领域,高速延迟锁相环包括:输入缓冲级用于输入参考时钟;压控延迟链用于生成9路八相位差分时钟信号;逻辑电平转换器用于生成9路八相位单端时钟信号;错锁检测模块用于根据压控延迟链的总延迟和参考时钟周期的比较生成电压调节信号;相位检测模块用于根据电压调节信号调节压控延迟链的总延迟,在相位检测模块进入正常工作状态后,根据参考时钟和反馈时钟的相位差的比较结果调节控制电压值以调整压控延迟链的总延迟,直至参考时钟与反馈时钟的频率相同且相位同步,锁定延迟锁相环。通过内置错锁检测模块,避免了延迟锁相环在整数倍频或者分频下的错误锁定。
  • 振动台反馈信号分频段移相系统-201810060715.4
  • 何闻;高宇;张旭飞;贾叔仕 - 浙江大学
  • 2018-01-22 - 2023-09-01 - H03L7/081
  • 本发明公开了振动台反馈信号分频段移相系统,包括由两级全通滤波器串联形成的可调移相器,可调移相器的输入信号为当前频率信号,可调移相器内预设有振动台工作范围的频率分段和相位补偿信息,可调移相器将当前频率信号比对到频率分段信息以获取移相值,并将移相值转换为移相控制脉冲,移相控制脉冲调整第一级全通滤波器的可调数字电位计的阻值和第二级全通滤波器的可调数字电位计的阻值,每一个移相控制脉冲使两个可调数字电位计调整一档阻值。本发明不仅能够降低反馈控制器搭建以及参数调整的难度,而且能在振动台输出不同频率段的振动信号时,自适应地对反馈信号进行移相。
  • 相位调整电路、逆变电路及馈电设备-201810058035.9
  • 宫崎弘行 - 胜美达集团株式会社
  • 2018-01-22 - 2023-08-29 - H03L7/081
  • 本发明提供了一种相位调整电路、逆变电路及馈电设备,该相位调整电路包含PLL电路(13),该PLL电路(13)具有输入标准信号(Sr)的标准信号输入端子(13a),输入反馈信号(Sf)的反馈信号输入端子(13b),以及输出基于标准信号(Sr)与反馈信号(Sf)的相位差的输出信号(So)的输出端子(13c)。并且,还设置有滤波电路(25),该滤波电路(25)与标准信号输入端子(13a)以及输出端子(13c)相连接,在包含PLL电路(13)的逆变电路(3)的振荡频率为高频领域的情况下,使标准信号(Sr)的相位延迟,以及延迟电路(27),该延迟电路(27)与输出端子(13c)相连接,在逆变电路(3)的振荡频率为比高频领域低的低频领域的情况下,使输出信号(So)延迟。如此就可以在应该对应频率的全领域都能高精度地调整频率。
  • 采用用于校准的脉冲到数字转换器(PDC)的延迟锁定环(DLL)-201880044778.9
  • E·黑路;B·班迪达 - 高通股份有限公司
  • 2018-06-18 - 2023-08-25 - H03L7/081
  • 本公开的方面涉及从同相时钟信号生成正交时钟信号。根据一个方面,延迟锁定环(DLL)包括:第一脉冲到数字转换器(PDC),生成第一脉冲宽度测量,其中第一脉冲宽度测量包括第一符号和第一幅度;第二脉冲到数字转换器(PDC),生成第二脉冲宽度测量,其中第二脉冲宽度测量包括第二符号和第二幅度;数字环路滤波器,其被耦合到第一PDC和第二PDC,数字环路滤波器基于第一脉冲宽度测量和第二脉冲宽度测量生成经过滤波的比较输出;以及第一延迟生成块,基于经过滤波的比较输出和同相时钟信号生成正交时钟信号。
  • 基于非线性鉴相器电路的延迟锁相环电路-202310602501.6
  • 刘伟峰;靳刚;王兆策;何振敏;高少航 - 西安电子科技大学
  • 2023-05-25 - 2023-08-22 - H03L7/081
  • 本发明公开了一种基于非线性鉴相器电路的延迟锁相环电路,涉及时钟信号产生电路技术领域,解决了技术中锁相环电路锁定精度不高,同时混合信号延迟锁相环电路设计复杂,且面积和功耗较大的问题,该电路包括:n个采样器电路、n个串转并电路、信号处理电路以及压控延时链电路;n个采样器电路之间并联,n个串转并电路之间并联,n个采样器电路分别串联n个串转并电路;信号处理电路与n个串转并电路串联,信号处理电路用于输出模拟电压;压控延时链电路与信号处理电路串联,压控延时链电路用于输出反馈信号,并将反馈信号传输至n个采样器电路;实现了在简化电路结构的基础上,提高了产生多相时钟的精度。
  • 一种DLL的调整电路及DLL-202310584537.6
  • 苏志刚;王海力 - 京微齐力(北京)科技股份有限公司
  • 2023-05-23 - 2023-08-18 - H03L7/081
  • 一种DLL调整电路,包括粗调模块和精调模块。粗调模块,以第一延迟步进,对DLL的输入信号进行延迟粗调整。精调模块,包括控制单元、调整单元。控制单元,用于输出控制信号,以控制精调模块的调整量。调整单元,基于控制单元的控制信号,以第二延迟步进,对延迟粗调整后的信号进行延迟精调整;其中,第二延迟步进小于第一延迟步进。本申请的调整电路,通过包括粗调整和精调整的至少两级调整,实现了对DLL不同精度的调整。本申请的精调模块的延迟步进是可控的,可以通过修改精调模块的参数,实现更高的精调精度。
  • 时序控制全数字DLL控制电路、NAND FLash控制器控制方法-201611038008.2
  • 杨燕;李英祥;李卓 - 深圳市富芯通科技有限公司
  • 2016-11-23 - 2023-08-18 - H03L7/081
  • 本发明提出了一种时序控制全数字DLL控制电路、NAND FLash控制器控制方法,通过延迟锁定环实现对DQS进行90度延迟,送至NAND Flash控制器,保证从中间采样数据,完成数据精确地写入至存储器阵列和从阵列中读取数据;所述延迟锁定环由全数字电路构成,相比传统的模拟DLL电路,本发明的全数字具有功耗小,可移植性好,结构简单的优点,可实现90度、180度等多个相位延迟并具有自我调节能力,其中相位延迟的具体值可由应用层软件通过CPU写寄存器配置,采用增加或者减少延迟链中的延迟单元级数,来实现所配置的延迟度数,大大提高延迟锁定环的灵活性;通过配置多条延迟链,实现NAND Flash控制器对多个通道存储器NAND Flash颗粒读写访问操作时所需的时序延迟信号。
  • 一种产生高频特定序列脉冲的方法和系统-201710728969.4
  • 刘建宏;代云启;李寅飞;相耀 - 科大国盾量子技术股份有限公司
  • 2017-08-23 - 2023-08-15 - H03L7/081
  • 本发明公开了一种产生高频特定序列脉冲的方法,包括:根据输入信号的信号沿产生一个高电平信号C0;C0经过第一次的一定延时后由高变为低,该延时通过加入时序约束在可控制范围内,延时长度即为产生的高频信号的高电平时间,延时后的信号记为C1;C1再经过第二次的一定延时后产生信号C2,该延时通过加入时序约束在可控制范围内,延时长度即为产生的高频信号的低电平时间;C2既作为脉冲计数器的时钟,又作为产生高频脉冲的触发信号,当脉冲计数器达到设定的计数值后,停止产生高频信号,信号C0即为所需的高频脉冲信号。本发明还公开了一种实现上述方法的系统。本发明具有以下优点:对输入信号的周期性无任何特殊要求,可适用于许多特殊应用场合。
  • 时脉数据回复装置与方法-201910658807.7
  • 简廷旭;陈彦中;杨财铭 - 创意电子股份有限公司;台湾积体电路制造股份有限公司
  • 2019-07-22 - 2023-08-11 - H03L7/081
  • 一种时脉数据回复装置与方法。时脉数据回复装置包含相位侦测电路系统、信号控制电路系统以及多个相位内插电路。相位侦测电路系统用以根据多个第一时脉信号侦测输入信号的相位以产生多个第一控制信号,其中第一时脉信号的相位彼此不同。信号控制电路系统用以重新排序第一控制信号以依序输出为多个第二控制信号。相位内插电路用以分别输出多个第二时脉信号并根据第二控制信号交替地调整第二时脉信号的相位,以产生输出时脉信号。本案提供的时脉数据回复装置与方法可重新分配相位控制信号,以让多个相位内插电路交替地调整其输出的时脉信号。如此,可以避免相消干涉的问题,以提高系统运作的整体稳定度。
  • 一种近阈值电压全数字逐次逼近寄存器延时锁定环系统-201710782334.2
  • 徐太龙;李瑶;卢军;胡敏;叶云飞;倪敏生;胡学友;孟硕 - 合肥学院
  • 2017-09-02 - 2023-08-11 - H03L7/081
  • 本发明公开了一种近阈值电压全数字逐次逼近寄存器延时锁定环系统,数据选择器的输入连接系统时钟信号clkin和基于clkin产生的短脉冲信号clk_dge,数据选择器的输出连接PVT补偿延时线的输入端,PVT补偿延时线的输出端与锁定延时线的输入端连接,PVT检测器通过译码器一与PVT补偿延时线的输入端连接,逐次逼近寄存器控制器通过译码器二与锁定延时线的输入端连接,时序控制器的输出端分别连接逐次逼近寄存器控制器和相位采样器的输入端。本发明通过设计和实现基于标准单元的全数字集成电路设计流程,是一个宽工作频率范围、快速锁定、工作在近阈值电压附近、无谐波锁定和零延时陷阱问题的全数字SARDLL。
  • 包括复制品精细延迟电路的延迟锁定环路及包括该延迟锁定环路的存储器件-202211440610.4
  • 尹峻燮;崔训对 - 三星电子株式会社
  • 2022-11-17 - 2023-08-08 - H03L7/081
  • 在本公开的一些实施例中,一种延迟锁定环路包括:粗糙延迟电路,被配置为延迟参考时钟信号以生成第一时钟信号;精细延迟电路,被配置为延迟第一时钟信号以生成第二时钟信号;第一延迟电路,被配置为延迟第二时钟信号以生成第三时钟信号;第二延迟电路,被配置为延迟第一时钟信号以生成第四时钟信号;第三延迟电路,被配置为延迟第四时钟信号以生成第五时钟信号;相位检测器,被配置为检测参考时钟信号和第五时钟信号之间的相位差;以及控制器,被配置为调整粗糙延迟电路的第一延迟量、精细延迟电路的第二延迟量和第三延迟电路的第三延迟量。
  • 锁相环、时钟恢复方法、装置及时钟恢复仪-202210622003.3
  • 尹项托;程军强 - 中星联华科技(北京)有限公司
  • 2022-06-01 - 2023-08-01 - H03L7/081
  • 本发明提供一种锁相环、时钟恢复方法、装置及时钟恢复仪,涉及电子技术领域,锁相环,包括:鉴相器、低通滤波器、开关网络和可调压控振荡器组;鉴相器的输出端与低通滤波器的输入端连接,低通滤波器的输出端与开关网络连接;可调压控振荡器组由多个频带宽度不同的压控振荡器并联组成;开关网络用于响应于接收到的控制指令,选通可调压控振荡器组中的目标压控振荡器;控制指令是基于拟输入锁相环的待恢复信号的频率范围生成的。本发明提供的锁相环、时钟恢复方法、装置及时钟恢复仪,能基于实现在更宽数据速率范围内的时钟恢复。
  • 延迟锁相环、延迟锁相环控制方法及电子设备-202210043659.X
  • 谷银川 - 长鑫存储技术有限公司
  • 2022-01-14 - 2023-07-25 - H03L7/081
  • 本公开是关于一种延迟锁相环、延迟锁相环控制方法及电子设备,涉及集成电路技术领域。该延迟锁相环包括:副通路,用于将输入时钟信号进行分频产生分频时钟信号,在延迟锁相环锁定过程中,对具有第一频率的分频时钟信号进行调整获得输出时钟信号;在延迟锁相环锁定处于待机状态的情况下,调整分频时钟信号具有第二频率;其中,第二频率低于第一频率;主通路,用于在获取到目标指令的情况下,输出与输出时钟信号相位相同的输出时钟复制信号。本公开可以降低延迟锁相环的功耗。
  • Σ-Δ调制器、芯片及相位调整方法-202310484996.7
  • 付先学;唐立田;王超勋;李晔 - 泛升云微电子(苏州)有限公司
  • 2023-05-04 - 2023-07-25 - H03L7/081
  • 本发明公开了一种Σ‑Δ调制器、芯片及相位调整方法,相位调整电路包括:延时模块、比较器、选择器,延时模块用于对种子信号进行延迟输出延时信号;比较器用于对种子信号和延时信号进行比较输出比较信号;选择器用于基于比较信号对种子信号和低电平信号进行选择而输出选择信号。本发明的Σ‑Δ调制器、芯片及相位调整方法,通过使用比较器和选择器替代现有技术中的微分器,使得相位调整电路更简洁,输出结果更直接,使用这种电路结构来调整相位,计算更方便,使用更简单。
  • 用于锁相环的电源干扰抑制电路、锁相环电路-202310370154.9
  • 白淼;仲冬冬;乔劲轩 - 格科微电子(上海)有限公司
  • 2023-04-07 - 2023-07-21 - H03L7/081
  • 本发明公开了一种用于锁相环的电源干扰抑制电路、锁相环电路,锁相环通过外部电源供电,电源干扰抑制电路包括第一抑噪模块,用于抑制提供给锁相环中模拟单元的外部电源中的噪声;第一抑噪模块包括:源跟随器、第一电容、以及第一开关;源跟随器包括控制端、输入端和输出端;输入端连接外部电源,输出端连接锁相环中的模拟单元;第一电容连接在控制端和地之间;第一开关连接在控制端和输入端之间;源跟随器用于将外部电源传输给锁相环中的模拟单元;第一开关用于根据控制信号闭合或断开,以使外部电源补充源跟随器控制端的漏电;第一电容用于滤除传导到源跟随器控制端的电源噪声。本发明方案可以降低锁相环的电源噪声。
  • 延迟锁相环电路系统及芯片系统-202111683675.7
  • 成俊;唐东升 - 兆易创新科技集团股份有限公司
  • 2021-12-29 - 2023-07-11 - H03L7/081
  • 本发明提供了一种延迟锁相环电路系统及芯片系统,增设了DLL睡眠周期调整电路,该DLL睡眠周期调整电路能够根据复数个微调延迟量的变化量生成相应的可变睡眠信号,且该可变睡眠信号的脉冲宽度决定了DLL电路的睡眠周期的长短,由此能够通过自适应地调整可变睡眠信号的脉冲宽度来自适应地调节DLL电路的睡眠周期,以避免DLL电路不必要工作时造成的功耗浪费,并减少因DLL电路不必要的睡眠而引入的抖动。
  • 延迟单元及具有其的延迟线-201911166444.1
  • 金仔永;咸铉周 - 爱思开海力士有限公司
  • 2019-11-25 - 2023-07-07 - H03L7/081
  • 提供一种延迟单元及具有其的延迟线。一种延迟单元包括:串联耦接的多个延迟元件;以及至少一个三相反相器,该三相反相器并联耦接到至少一个延迟元件,并通过第一控制端子接收用于补偿电源电压的变化的第一偏置电压,以及通过第二控制端子接收用于补偿接地电压的变化的第二偏置电压。
  • 一种新型的数字控制振荡器电路及其调节方法-202211730888.5
  • 邱晓波;罗志宏;梁毅 - 广州概伦电子技术有限公司
  • 2022-12-30 - 2023-06-30 - H03L7/081
  • 本发明公开了一种新型的数字控制振荡器电路及其调节方法,其电路包括:DCO延迟环路包括多个第一延迟单元、多个第二延迟单元、第一控制译码电路、第二控制译码电路、衬底电压控制电路和输入输出单元,用于通过逻辑控制调整每一级延迟周期/频率的长短;第一延迟单元,用于控制信号的输入输出,触发第一控制信号的开启;第二延迟单元,用于选择接入第二延迟单元的个数,控制每个负载电容的衬底电压;第一控制译码电路,用于接收并控制第一延迟单元的第一选择信号,选择接入延迟环路中第一延迟单元的个数,将第一选择信号编译成与第一延迟单元适配的控制信号并控制第一延迟单元的开启;实现一个功耗小,面积小,抗噪能力强,相位抖动小的DCO。
  • 一种应用于低压模式下的参考采样锁相环-202310080944.3
  • 孙德鹏;李丰民;步枫;丁瑞雪;刘术彬;朱樟明 - 西安电子科技大学
  • 2023-02-07 - 2023-06-23 - H03L7/081
  • 本发明公开了一种应用于低压模式下的参考采样锁相环,包括依次连接的参考采样鉴相器、低通滤波器、压控振荡器、分频器模块、时钟生成器以及高电平升压反相器。本发明在现有参考采样锁相环的基础上,增加了高电平升压反相器,优化了采样和保持开关,大大降低了采样开关的导通电阻,减小了低压下采样的时间常数,保证了采样器在低压下的正常采样保持功能,同时,允许使用更大的采样电容来改善噪声,实现了锁相环在低压下的正常采样工作和优越的时钟抖动性能;并且通过在参考采样鉴相器的输出端添加低通滤波器,引入高频极点,在不影响相位裕度的前提下,对参考杂散进行改善,提升了电路的性能。
  • 相位频率检测电路、电荷泵相位频率检测器及锁相环电路-201811593784.8
  • 李东明;白东勋;南帐镇 - 合肥奕斯伟集成电路有限公司
  • 2018-12-25 - 2023-06-20 - H03L7/081
  • 本申请公开了一种相位频率检测电路、电荷泵相位频率检测器及锁相环电路,该相位频率检测电路包括:第一触发器,其时钟输入端用于输入第一时钟信号,其信号输出端用于输出第一信号;第二触发器,其时钟输入端用于输入第二时钟信号,其信号输出端用于输出第二信号;复位电路,其输入端分别耦接第一触发器的信号输出端和第二触发器的信号输出端;PVT不敏感延迟电路,其输入端耦接复位电路的输出端,其输出端分别耦接第一触发器的复位输入端和第二触发器的复位输入端。通过上述方式,能够减小工艺、电压、温度的影响,可减少PVT变化导致的延迟时间变化。
  • 一种延迟锁相环和存储器-202310061921.8
  • 亚历山大;秦彬瑜 - 浙江力积存储科技有限公司
  • 2023-01-13 - 2023-05-30 - H03L7/081
  • 本发明提供了一种延迟锁相环,包括:预处理模块,配置为接收初始时钟信号,对所述初始时钟信号进行预处理,输出多个分频时钟信号;多个可调延迟线,配置为分别对每一所述分频时钟信号进行调整及传输,输出多个延迟时钟信号;后处理模块,配置为对多个延迟时钟信号进行后处理,输出目标时钟信号,所述目标时钟信号的频率等于所述初始时钟信号的频率,所述目标时钟信号的相位和所述初始时钟信号的相位相同。本申请提供的延迟锁相环在环路内部实现了对外部时钟的降频,增大了环路内时钟脉冲宽度,从而提高了系统的抗噪声能力,提高了工作频率。本发明还提供了一种存储器。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top