“广州概伦电子技术有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]一种新型的数字控制振荡器电路及其调节方法-CN202211730888.5在审
发明人：邱晓波;罗志宏;梁毅 -专利权人： 广州概伦电子技术有限公司
申请日： 2022-12-30 - 公布日： 2023-06-30 - 主分类号： H03L7/081 文献下载
摘要：本发明公开了一种新型的数字控制振荡器电路及其调节方法，其电路包括：DCO延迟环路包括多个第一延迟单元、多个第二延迟单元、第一控制译码电路、第二控制译码电路、衬底电压控制电路和输入输出单元，用于通过逻辑控制调整每一级延迟周期/频率的长短；第一延迟单元，用于控制信号的输入输出，触发第一控制信号的开启；第二延迟单元，用于选择接入第二延迟单元的个数，控制每个负载电容的衬底电压；第一控制译码电路，用于接收并控制第一延迟单元的第一选择信号，选择接入延迟环路中第一延迟单元的个数，将第一选择信号编译成与第一延迟单元适配的控制信号并控制第一延迟单元的开启；实现一个功耗小，面积小，抗噪能力强，相位抖动小的DCO。
一种新型数字控制振荡器电路及其调节方法

[发明专利]一种皮瓦电压基准系统-CN202211685351.1在审
发明人：陈琪;罗志宏;金逸伦;李永福 -专利权人： 广州概伦电子技术有限公司
申请日： 2022-12-27 - 公布日： 2023-05-09 - 主分类号： G05F1/567 文献下载
摘要：本发明涉及电压基准设置技术领域，提供了一种皮瓦电压基准系统。通过分别在正温度系数电压电路PTAT和负温度系数电压电路CT AT上设置耗尽型NMOS管MN1S和耗尽型NMOS管MN2S，分别构成所述正温度系数电压电路PTAT和所述负温度系数电压电路CTAT的电流源，能够改善电源抑制比。通过分别在正温度系数电压电路PTAT和负温度系数电压电路CTAT上设置耗尽型NMOS管MN1U和耗尽型NMOS管MN1D堆叠的正双稳压拓扑结构以及耗尽型NMOS管MN2U和耗尽型NMOS管MN2D堆叠的负双稳压拓扑结构，能够抑制正温度系数电压电路PTAT和负温度系数电压电路CTAT的输出电压对电源的线性敏感度。
种皮电压基准系统

[发明专利]基于标准单元库的全数字锁相环电路、芯片及锁相方法-CN202211738354.7在审
发明人：梁毅;鲁广龙;欧泽涛;罗志宏;刘文超 -专利权人： 广州概伦电子技术有限公司
申请日： 2022-12-31 - 公布日： 2023-05-09 - 主分类号： H03L7/089 文献下载
摘要：本发明公开一种基于标准单元库的全数字锁相环电路，包括：时钟发生器，用于生成第一时钟信号、第二时钟信号和第三时钟信号；控制器，获取第一时钟信号和第二时钟信号进行处理以获取控制信号和补偿参数；延迟单元，基于补偿参数对第三时钟信号进行相应补偿处理并发送给时间‑数字转换器；数字振荡器，获取控制信号进行预设频率的震荡；计数器，响应于输入的倍频参数将震荡信号的上升沿发送给时间‑数字转换器；时间‑数字转换器，基于补偿处理后的第三时钟信号的下降沿和震荡信号的上升沿进行相位差数字转换处理，并获取数值发送给控制器，控制器基于所述数值进行预设的参数的调节。通过可配的参数完成时延补偿及调频，缩短了全数字锁相环开发时间。
基于标准单元数字锁相环电路芯片方法

[发明专利]一种标准单元库功能测试电路-CN202211733550.5在审
发明人：李国贤;廖斌;陈琪;罗志宏 -专利权人： 广州概伦电子技术有限公司
申请日： 2022-12-30 - 公布日： 2023-05-09 - 主分类号： G01R31/26 文献下载
摘要：本发明公开了一种标准单元库功能测试电路，在现有的一次测试一个元件的功能测试电路的基础上进行改进，增加一比较电路，该比较电路连接多个被测标准单元的输出端，接收这些被测标准单元的输出信号并与预设输出结果信号进行并行比较，将比较结果输出至信号输出接口。如此实现了一次测试多个元件的功能，大大缩短了测试时间，降低了测试成本。
一种标准单元功能测试电路

[发明专利]一种ESD保护电路、芯片电源及芯片系统-CN202211563653.1在审
发明人：罗志宏;陈琪;刘文超 -专利权人： 广州概伦电子技术有限公司
申请日： 2022-12-07 - 公布日： 2023-05-05 - 主分类号： H02H9/04 文献下载
摘要：本发明公开一种ESD保护电路，包括监测单元、第二NMOS管和同步单元，所述同步单元用于在电源电路受到ESD脉冲时迅速将所述第二NMOS管的栅极电压同步升高；所述监测单元包括顺序串联的第一电阻、第一电容和顺序串联的第一PMOS管、第一NMOS管，第一电阻的输入端与第一PMOS管的源极连接，第一电容的输出端与第一NMOS管的源极连接，第一PMOS管和第一NMOS管二者的栅极连接后与第一电阻的输出端连接，所述第一PMOS管和所述第一NMOS管二者的漏极连接后连接所述第二NMOS管的栅极，所述第二NMOS管的的源极和漏极分别连接第一电阻的输入端和第一电容的输出端，所述同步单元的输入端与芯片电源电路连接。显著降低ESD脉冲来临的时候芯片电源端口的峰值电压，从而保护芯片免受ESD损伤。
一种 esd 保护电路芯片电源系统

[发明专利]一种efuse模块快速读写验证方法及系统-CN202211684050.7在审
发明人：陈琪;罗志宏;邱晓波;莫凡 -专利权人： 广州概伦电子技术有限公司
申请日： 2022-12-27 - 公布日： 2023-04-25 - 主分类号： G06F30/33 文献下载
摘要：本发明涉及芯片电路技术领域，提供了一种efuse模块快速读写验证方法，包括以下步骤：S1：获取一个efuse模块的行数和列数，生成与所述行数和所述列数相同的随机数阵列；S2：修改所述efuse模块的网表，在所述网表中写入随机数；S3：生成带有模拟实际环境的输入激励仿真testbench，对所述efuse模块进行全array读操作仿真；S4：对比步骤S2中所述网表中写入的随机数和步骤S3中仿真得到的输出数据，对所述efuse模块进行读写验证，从而验证内部逻辑的正确性。通过程序修改网表，把随机数阵列写入efuse macro，确保每个bit都可以被写入0或者1，保证全面覆盖。同时能够快速通过比较写入矩阵和读出矩阵的一致性，验证efusemacro内部的逻辑。
一种 efuse 模块快速读写验证方法系统