[发明专利]数据驱动电路在审

专利信息
申请号: 202010717503.6 申请日: 2020-07-23
公开(公告)号: CN113054985A 公开(公告)日: 2021-06-29
发明(设计)人: 崔恩志 申请(专利权)人: 爱思开海力士有限公司
主分类号: H03K19/00 分类号: H03K19/00
代理公司: 北京三友知识产权代理有限公司 11127 代理人: 刘久亮;黄纶伟
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种数据驱动电路可以包括触发电路和预驱动器。触发电路可以被配置为阻挡用于发送数据的多个信号路径中的除了与当前选择的驱动强度相对应的信号路径之外的其余信号路径。预驱动器可以被配置为使用根据多个阻抗控制代码确定的阻抗来驱动通过与当前选择的驱动强度相对应的信号路径而发送的数据。
搜索关键词: 数据 驱动 电路
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010717503.6/,转载请声明来源钻瓜专利网。

同类专利
  • 用于隔离器的半双工差分接口电路和隔离器-202311203384.2
  • 董彭 - 奉加微电子(昆山)有限公司;高澈科技(上海)有限公司
  • 2023-09-19 - 2023-10-27 - H03K19/00
  • 本发明提供一种用于隔离器的半双工差分接口电路和隔离器,接口电路包括接收器和发送器;接收器在高功耗模式下对第一外部设备发送的第一输入信号进行高精度识别生成适配于第二外部设备的第一有效信号和第一数据信号;在低功耗模式下对第一输入信号进行有效状态识别并在识别出第一输入信号为有效状态时输出第二有效信号和第二数据信号;发送器将第二外部设备发送的第二输入信号转化为适配于第一外部设备的输出信号。本发明实现半双工差分接口,接收器在两种模式下分别生成有效信号和数据信号,提高了菊花链通信质量,实现了在通信关闭时对干扰下的信号进行准确识别并唤醒系统;在通信开启时克服板间和板上噪声的影响,实现信号的稳定传输。
  • 半导体器件和电平移位电路-202310779468.4
  • 黄禹轩;蔡庆威;邱奕勋;陈豪育 - 台湾积体电路制造股份有限公司
  • 2023-06-29 - 2023-10-24 - H03K19/00
  • 本申请的实施例提供了一种半导体器件和电平移位电路,半导体器件包括形成在衬底中的多个晶体管、设置在衬底前侧上的前侧电源轨和设置在衬底背侧上的背侧电源轨。晶体管形成至少在第一电源电压下工作的第一单元和在不同于第一电源电压的第二电源电压下工作的第二单元。前侧电源轨向第一单元提供第一电源电压,背侧电源轨向第二单元提供第二电源电压。
  • 具有低面积和改善的线性度的数字电阻器-202310353298.3
  • A·库玛;P·古普塔 - 意法半导体国际有限公司
  • 2023-04-04 - 2023-10-17 - H03K19/00
  • 本公开的设计具有低面积和改善的线性度的数字电阻器。提供了一种具有数字控制电阻器的电子设备。数字控制电阻器包括电压节点之间的各种开关电阻器段。在一个实施例中,开关电阻器段可以包括电阻器和与电阻器并联耦合的开关。在另一个实施例中,开关电阻器段可以包括电阻器,与电阻器串联耦合的互补开关,以及与电阻器和互补开关并联耦合的开关。包括在开关电阻器段中的每个开关基于数字位操作。基于所分配的逻辑值(“0”或“1”),开关接通(当逻辑值为“1”时)和关断(当逻辑值为“0”时)。在一些实施例中,开关晶体管段中包括的开关和电阻器以对称方式布置在电压节点之间。
  • 输出电路-202310310603.0
  • 佐佐木征一郎 - 蓝碧石科技株式会社
  • 2023-03-27 - 2023-10-17 - H03K19/00
  • 本发明提供一种输出电路。抑制高电平信号输出时的输出阻抗与低电平信号输出时的输出阻抗之差。输出电路包含:输出端子,其输出高电平信号或者低电平信号;第一电阻元件,其一端与输出端子连接,供高电平信号通过;以及第二电阻元件,其一端与输出端子连接,供低电平信号通过。
  • 驱动器装置-201910363104.1
  • 喻柏莘;杜玟珑;王铷傑 - 创意电子股份有限公司;台湾积体电路制造股份有限公司
  • 2019-04-30 - 2023-10-13 - H03K19/00
  • 驱动器装置包含T型线圈电路与多个驱动器电路系统。多个驱动器电路系统平均设定为第一驱动器组与第二驱动器组。在第一驱动器组中的多个驱动器电路系统根据等化信号的一第一部分位元放大第一数据信号与第二数据信号中的一者,以产生第一输出信号至T型线圈电路的第一节点。在第二驱动器组中的多个驱动器电路系统根据等化信号的第二部分位元放大第一数据信号与第二数据信号中的一者,以产生第二输出信号至T型线圈电路的第二节点。T型线圈电路更组合第一与第二输出信号为第三数据信号,并传输第三数据信号至一通道。本案实施例提供的驱动器装置可通过T型线圈电路来改善传输频宽,并通过平均设定多组驱动器电路系统来达到更高的信号完整度。
  • 一种基于N型局部有源忆阻器的自治混沌电路-202010484312.X
  • 梁燕;卢振洲 - 杭州电子科技大学
  • 2020-06-01 - 2023-09-29 - H03K19/00
  • 本发明公开了一种基于N型局部有源忆阻器的自治混沌电路,由一个N型局部有源忆阻器、一个电感L、一个直流电压源VD、一个正弦电压源vD串联组成。N型局部有源忆阻器是一种整体无源局部有源忆阻器,其在直流V‑I特性曲线中呈现N型负微分电导。通过对该具有特殊数学模型的N型局部有源忆阻器和电感构成的串联电路,施加合适的直流电压偏置和正弦驱动电压后,使局部有源忆阻器工作在负微分电导区域并使其产生混沌现象,填补了现有技术使用N型局部有源忆阻器组成自治混沌电路研究的空白。
  • 锁步比较器和相关方法-202180088335.1
  • P·维斯瓦纳坦皮莱;R•苏瓦纳;S•戈德兰加迪;S•G•戈特加尔卡 - 德克萨斯仪器股份有限公司
  • 2021-12-30 - 2023-09-12 - H03K19/00
  • 描述了锁步比较器和相关方法。一种示例装置包括:自测试逻辑电路系统(322),该自测试逻辑电路系统具有第一输出;以及比较器逻辑(300),该比较器逻辑包括:选择逻辑(304),该选择逻辑具有第一输入和第二输出,这些第一输入中的各个第一输入耦合到这些第一输出;第一检测逻辑(306),该第一检测逻辑具有第二输入和第三输出,这些第二输入耦合到这些第二输出;第二检测逻辑(308),该第二检测逻辑具有第三输入和第四输出,这些第三输入耦合到这些第三输出;锁存逻辑(310),该锁存逻辑具有第五输入和第五输出,该第三输出和该第四输出耦合到这些第五输入;以及错误检测逻辑(312),该错误检测逻辑具有耦合到这些第五输入的第六输入。
  • 一种寄存器、中央处理器及电子设备-202210188236.7
  • 钟建福;李梅;廖家兴 - 华为技术有限公司
  • 2022-02-28 - 2023-09-05 - H03K19/00
  • 本申请提供了一种寄存器、中央处理器及电子设备。其中,寄存器包括第一锁存器、第二锁存器和逻辑门,第一锁存器的输入端分别与时钟信号输入端、数据输入端和逻辑门的输出端连接,第一锁存器的输出端与第二锁存器的输入端连接,第二锁存器的输出端与数据输出端连接。逻辑门的输入端分别与数据输入端和数据输出端连接,逻辑门的输出端与第一锁存器连接;当数据输入端和数据输出端的电位相同时,逻辑门可以控制第一锁存器输出的电位与数据输出端的电位相同,从而时钟信号输入端的信号翻转不会导致寄存器内部节点的翻转,进而可以减小寄存器内部时钟信号翻转的功耗。
  • 一种多输出忆阻器等效电路、应用系统及控制方法-202310995454.6
  • 袁欣欣;李中华;苏康;王长红 - 苏州浪潮智能科技有限公司
  • 2023-08-09 - 2023-09-05 - H03K19/00
  • 本发明公开一种多输出忆阻器等效电路、应用系统及控制方法,涉及电子线路技术领域。在多输出忆阻器等效电路中,积分输入端作为等效电路输入端;第一积分输出端与第一乘法输入端和第三乘法输入端电性连接,第二积分输出端与第二乘法输入端电性连接;第一乘法输出端与第一加法输入端电性连接,第二乘法输出端与第二加法输入端电性连接,加法输出端与第二开关输入端电性连接,第一开关输入端与第一乘法输出端电性连接,第三开关输入端与第二乘法输出端电性连接,开关输出端作为等效电路输出端。通过实施本发明实施例提供的多输出忆阻器等效电路、应用系统及控制方法,可以减少乘法器器件的使用,节约电路面积,实现忆阻形式的可选择性。
  • 用于单晶体多输出时钟系统中的相移减小的技术-202280008935.7
  • 姜吉泽;I·德里格兹 - 高通股份有限公司
  • 2022-01-07 - 2023-08-29 - H03K19/00
  • 本公开的某些方面提供一种用于时钟信号生成的电路。该电路通常包括:多个时钟生成电路,被配置为根据时钟信号生成多个时钟信号;以及电源电路,具有耦合到多个时钟生成电路的电源输入的输出。该电路还可以包括电容器阵列,该电容器阵列耦合到电源电路的输出并且包括多个电容性元件,该电容器阵列被配置为基于多个时钟生成电路中的一个或多个活动时钟生成电路的数量来将多个电容性元件中的每个电容性元件选择性地耦合到电源电路的输出。
  • 非全摆动充电器和使用其降低动态读取功率的方法-201910297160.X
  • 廖伟男 - 上海华力集成电路制造有限公司
  • 2019-04-15 - 2023-08-11 - H03K19/00
  • 本发明提供一种非全摆动充电器和使用其降低动态读取功率的方法,包括第一、第二PMOS管;第三、第四NMOS管;或非门、第一、第二与非门以及延迟缓冲器;第一与非门的其中一个输入端连接一SRAM电路模块。将延迟缓冲器的输入端、或非门的另一输入端以及第一PMOS管的栅极接入同一低电位信号GPER,使第一PMOS管打开;将第二与非门的另一输入端接入高电位的使能信号,使第二PMOS管打开,对全局位线节点GRBL进行充电;将第三NMOS管的栅极接入YS高电平信号,将第五至第七PMOS管的栅极接高电平,使局部位线LBLU放电。本发明的非全摆动充电器和使用其降低动态读取功率的方法,透过非全摆动充电器的结构,在不影响效能的情况下,来降低动态读功率。
  • 一种双曲正切型忆阻Duffing混沌模型及电路-201911217734.4
  • 王梦蛟;邓勇 - 湘潭大学
  • 2019-12-03 - 2023-07-25 - H03K19/00
  • 本发明公开了一种双曲正切型忆阻Duffing混沌模型及电路技术领域,由电阻、电容、运算放大器、三极管、乘法器构建了两条电路通路和双曲正切型忆阻器模拟等效电路。第二条通道的输出信号作为第一条通道的输入信号;第一条通道、第二条通道、双曲正切型忆阻器模拟等效电路通道的输出信号以及函数信号发生器产生的正弦信号作为第二条通道的输入信号;第二条通道的输出信号作为双曲正切型忆阻器模拟等效电路的输入信号。由于忆阻器的非线性特性和记忆特性,且构建电路所对应的系统为非自治混沌电路系统,使得其系统的平衡点是随着正弦信号不断改变的,故该系统的动力学行为极为丰富、特殊。它产生双边簇发、单边簇发、尖峰数可控的簇发等多种现象的点/点类型簇发,以及簇发共存、混沌与混沌、混沌与周期共存等多种共存行为,能够为保密通信提供了一套及其特殊的秘钥,使得混沌图像加密、语音加密更难破解,大大提高了保密通信的安全性。
  • 一种异步行波状态机-202110062615.7
  • 袁甲;凌康;于增辉;胡晓宇 - 北京中科芯蕊科技有限公司
  • 2021-01-18 - 2023-07-14 - H03K19/00
  • 本发明涉及一种异步行波状态机,括:输入模块、输出模块、组合逻辑模块和时钟模块;输入模块的输入端用于输入数据,输入模块的时钟控制端连接时钟模块,输入模块的输出端连接组合逻辑模块的输入端;组合逻辑模块的输出端连接输出模块的输入端;输出模块的第一输出端用于输出处理后的数据;输出模块的第二输出端与组合逻辑模块的输入端连接,输出模块的第二输出端输出状态信号用于更新异步行波状态机的状态;输出模块的时钟控制端连接时钟模块;时钟模块用于输出时钟信号和延迟时钟信号,时钟信号用于触发输入模块,延迟时钟信号用于触发输出模块。本发明具有完成状态更新和数据输出的过程简单,速度快的特点。
  • 用于生成随机信号的设备-201811141705.X
  • P·加利;T·贝德卡尔拉茨 - 意法半导体有限公司
  • 2018-09-28 - 2023-07-14 - H03K19/00
  • 本公开的实施例涉及用于生成随机信号的设备。一种用于生成随机信号的集成设备包括:第一端子;脉冲信号生成器,被配置为在第一端子上生成电流脉冲串;和第一控制电路,被耦合到第一端子并且被配置为将电流脉冲串转换成电压信号,该电压信号随机地包括大于阈值的电压脉冲,随机信号包括大于阈值的电压脉冲。
  • 跨时钟域同步电路以及方法-201980094534.6
  • 白玉晶 - 华为技术有限公司
  • 2019-03-26 - 2023-07-14 - H03K19/00
  • 本申请实施例公开了一种跨时钟域同步电路,本申请跨时钟域同步电路包括时钟域通道电路、写地址产生电路、读地址产生电路和数据缓存电路,写地址产生电路用于根据写使能信号得到写地址,写地址用于控制数据缓存电路接收输入数据,输入数据处于写时钟域;时钟域通道电路用于对写使能信号进行采样以得到多个采样结果,并根据时钟相位差从多个采样结果中选择一个采样结果作为读使能信号,时钟相位差为处于写时钟域的写时钟信号和处于读时钟域的读时钟信号的相位差;读地址产生电路用于根据读使能信号得到读地址,读地址用于控制数据缓存电路产生输出数据,输出数据处于读时钟域;数据缓存电路用于根据写地址和读地址,将输入数据缓存并产生输出数据。
  • 电阻校准电路、方法及微电子装置-202310288205.3
  • 许皓;刘勇;袁昊煜 - 北京奕斯伟计算技术股份有限公司
  • 2023-03-23 - 2023-06-23 - H03K19/00
  • 本公开提供了一种电阻校准电路、方法及微电子装置,该电路包括信号接收子电路,配置为接收校准时钟信号和电阻校准模式信号;待校准电阻子电路,配置为根据校准时钟信号和电阻校准模式信号,得到第一输出电压和第二输出电压;片外电阻子电路,配置为根据校准时钟信号和电阻校准模式信号,得到参考电压;以及校准子电路,配置为接收第一输出电压、第二输出电压和参考电压,并根据校准时钟信号和电阻校准模式信号,对第一输出电压、第二输出电压和参考电压进行比较,得到比较结果;以及根据比较结果,调整待校准电阻子电路的待校准电阻,以使待校准电阻和片外电阻子电路的电阻匹配。
  • 多层门极驱动电路结构、电源电池管理芯片和快充装置-202310263717.4
  • 罗庆华;张富彬;王诺;钟裕捷;李仕胜 - 北京鸿智电通科技有限公司
  • 2023-03-10 - 2023-06-23 - H03K19/00
  • 本发明公开了一种多层门极驱动电路结构、电源电池管理芯片和快充装置,包括驱动模块,驱动模块包括电压检测模块和驱动运算模块,电压检测模块的输入端与外部电源连接、输出端与驱动运算模块的输入端连接,电压检测模块包括多个输出端,各个输出端根据外部电源的电压值输出与外部电源的电压值对应的高低电平组合;电压检测模块的多个输出端连接驱动运算模块的输入端,驱动运算模块用于根据输入的高低电平组合和其控制端的输入信号输出相应的驱动电压信号。本发明的多层门极驱动电路结构能够根据外部电源的电压高低调整相应的驱动信号的电压高低,有效避免外部电源的电压过高时造成的驱动能力过剩的问题。
  • 逻辑电路的设计方法-201911305046.3
  • 叶乐;王志轩;黄芊芊;王阳元;黄如 - 杭州未名信科科技有限公司;浙江省北大信息技术高等研究院
  • 2019-12-17 - 2023-06-20 - H03K19/00
  • 本申请公开了一种逻辑电路的设计方法、装置及存储介质,方法包括:设计并生成初始的MOSFET‑TFET混合逻辑电路;所述MOSFET‑TFET混合逻辑电路包括若干逻辑门;在所述初始的MOSFET‑TFET混合逻辑电路的串联支路中,用MOSFET替换第一类TFET;所述第一类TFET直接接地或电源且不与所述逻辑门的输出端直接连接。本申请的逻辑电路的设计方法,通过用MOSFET替换初始逻辑电路的串联支路中的第一类TFET,克服了TFET在串联支路中造成的电流衰减过大的缺陷,第一类TFET即直接接地或电源且不与逻辑门的输出端直接连接的TFET。
  • 单片集成的低功耗微波雷达感测芯片及雷达模组-201910293997.7
  • 吴磊 - 成都指灵瞳科技有限公司
  • 2019-04-12 - 2023-06-09 - H03K19/00
  • 本发明公开了单片集成的低功耗微波雷达感测芯片及雷达模组,解决微波电路尚不能将射频前端、信号处理电路、模拟电路、MCU数字控制电路集成到同一基底材料的芯片电路中,射频微波芯片功耗高,无法满足物联网应用低成本低功耗要求问题。本发明微波雷达感测芯片包括射频电路模块、模拟电路模块和数字电路模块,采用RF‑CMOS互补金属氧化物工艺,将射频电路模块、模拟电路模块和数字电路模块集成到一颗芯片中形成片上系统;微波雷达感测芯片通过外接的无源晶体振荡器输入信号XTAL_P/XTAL_N为系统提供基础时钟,通过TX发射天线向外发射雷达信号,通过RX接收天线接收目标反射回来的信号;采用电压域分割和分时工作的方式对微波雷达感测芯片的电压域进行分割并分别供电。
  • 一种基于掩码控制的功耗恒定多功能逻辑电路-202211541910.1
  • 李海威;姚茂群 - 杭州师范大学
  • 2022-12-02 - 2023-05-26 - H03K19/00
  • 本发明涉及一种基于掩码控制的功耗恒定多功能逻辑电路,属于电路电子领域。本发明包括双轨逻辑电路、功耗平衡模块和掩码;通过双轨逻辑电路控制信号传输,实现对应逻辑功能;利用掩码控制信号的输出及掩码的随机性和功耗平衡模块,增加电路的抗功耗攻击能力。将两个逻辑功能的电路结构集成在一个双轨电路中,利用掩码控制不同逻辑功能的输出,使得所涉及的逻辑单元在输出信号随机跳变的基础上,实现功耗的恒定。本发明利用掩码的随机性、双轨结构、以及功耗平衡模块提高抗功耗攻击能力,同时利用掩码本身固有的属性,控制MOS管的输出实现同一双轨结构下输出两种逻辑功能。在提高电路抗功耗性能的基础上,能够降低平均功耗和电路成本。
  • 功率门控电路以及功率门控控制系统-201811391757.2
  • 金雄来;李釉钟;李泰龙 - 爱思开海力士有限公司
  • 2018-11-21 - 2023-05-23 - H03K19/00
  • 本公开提供了一种功率门控电路以及功率门控控制系统。功率门控电路可以包括逻辑门组。功率门控电路可以包括与第一供电电压和第二供电电压以及逻辑门组耦接的第一开关电路。功率门控电路可以包括与第一供电电压和第二供电电压以及逻辑门组耦接的第二开关电路。基于电压选择信号,第一供电电压和第二供电电压可以经由第一开关电路被提供给逻辑门组。基于电压选择信号和断电信号,第一供电电压和第二供电电压可以经由第二开关电路被提供给逻辑门组。
  • 一种多数判决电路能耗优化装置及优化方法-202310223768.4
  • 邝家月;毛江;王宇庭;任家朋;刘畅;张宸;沈阳武;何立夫 - 三峡智控科技有限公司
  • 2023-03-09 - 2023-05-16 - H03K19/00
  • 本发明公布了一种多数判决电路能耗优化装置及优化方法,多数判决电路能耗优化装置包括判定模块、多个不同结构类型的多数判决电路,多个不同结构类型的多数判决电路互相并联,多数判决电路响应输入的至少三个逻辑信号用于产生多数表决输出信号,判定模块用于根据各逻辑信号为高电平的概率,计算和比较各个多数判决电路非互易性计算导致的额外总能耗,并使额外总能耗最低的多数判决电路接收到上述的各逻辑信号,同时令其余多数判决电路暂停接收各逻辑信号。本发明依据输入数据特征,选择最优的多数判决电路拓扑结构,使目标多数判决电路的能耗降到更低,方法简单易行。
  • 一种可实现模拟电路无静态功耗的电路装置-202223533292.4
  • 黄鑫;冯多力 - 苏州瑞铬优电子科技有限公司
  • 2022-12-29 - 2023-05-12 - H03K19/00
  • 本实用新型涉及电源系统技术领域,具体公开了一种可实现模拟电路无静态功耗的电路装置,包括一种可实现模拟电路无静态功耗的电路装置,包括高压Vdd、低压Vss、输入Vin和输出Vout;PMOS晶体管PM1、PM2、PM3、PM4、PM5、PM6,NMOS晶体管NM1、NM2和反相器INV1、INV2、INV3、INV4;INV1的电源连接PM2的漏极;INV2的电源连接到电阻R1的另一端;INV2的输出端连接到NM1的栅极和PM1的漏极,本实用新型的电路装置在睡眠待机状态下,输入Vin仅仅通过电阻R1,也就是说在睡眠待机状态下的使能电路仅在电阻R1产生损耗,在电阻R1阻值较大的情况下,这个损耗可以忽略不计,达到无静态功耗的目的。
  • 一种电阻矫正电路、方法及芯片-202310100832.X
  • 林云 - 中茵微电子(南京)有限公司
  • 2023-02-10 - 2023-05-05 - H03K19/00
  • 本申请提供了一种电阻矫正电路、方法及芯片,涉及芯片电阻矫正技术领域。该电阻矫正电路包括比较器、待矫正电阻以及电容,比较器、待矫正电阻以及电容均位于芯片内,待矫正电阻与电容串联后的一端连接电源,另一端接地,比较器的第一输入端连接于待矫正电阻与电容之间,比较器的第二输入端用于输入参考电压,比较器的输出端与待矫正电阻电连接;其中,待矫正电阻用于依据比较器的输出端电压进行阻值矫正,以使比较器的第一输入端的充电电压与第二输入端的电压相等。本申请提供的电阻矫正电路、方法及芯片具有节省了成本的优点。
  • 一种上拉电阻自动校准电路及方法-202211721044.4
  • 高天朔;刘敬波;刘俊秀 - 深圳开阳电子股份有限公司
  • 2022-12-30 - 2023-05-02 - H03K19/00
  • 本发明提供了一种上拉电阻自动校准电路包括:第一内部电阻模块、第二内部电阻模块、第三外部电阻、比较器以及校准控制模块;第二内部电阻模块的阻值与第一内部电阻模块的阻值的比例为一预设定值;第三外部电阻用于对外提供基准电阻值;比较器用于比较第二内部电阻模块的阻值与第三外部电阻的阻值是否相同,当比较不一致时,向校准控制模块发出电阻调整指令;校准控制模块用于接收到电阻调整指令对第二内部电阻模块的阻值进行调整修改,直至大小相等。通过校准控制电路算法自动调整电阻值,从而获得50欧姆精准的电阻,减弱了电路模块对工艺角,温度的敏感程度,提高了HDMI的工作稳定性。
  • 保护电路-202111210315.5
  • 黄绍璋;李庆和;廖显峰;庄介尧;周业宁 - 世界先进积体电路股份有限公司
  • 2021-10-18 - 2023-04-21 - H03K19/00
  • 本发明公开了一种保护电路,包括检测电路以及放电电路。检测电路耦接第一与第二电源接合垫,用以检测在第一电源接合垫上是否发生静电放电事件或过电应力事件。检测电路根据检测结果控制在检测节点上的检测电压。第一电源接合垫与第二电源接合垫分别属于不同的电源域。放电电路耦接检测节点以及第一电源接合垫。当在第一电源接合垫上发生静电放电事件时,放电电路根据检测电压提供介于第一电源接合垫与接地端之间的第一放电路径。当在第一电源接合垫上发生过电应力事件时,检测电路启用介于第一电源接合垫与接地端之间的第二放电路径。
  • 一种绝对值流控忆阻器模拟电路-201910412686.8
  • 李玉霞;常辉;宋庆海;袁方 - 山东科技大学
  • 2019-05-17 - 2023-04-04 - H03K19/00
  • 本发明公开了一种绝对值流控忆阻器模拟电路,其采用集成运算设计实现了忆阻器的本征关系及其伏安紧致特性,属于电路设计技术领域。集成运算电路设计如下:设计基于放大器的电路,实现输入电流信号与输出电压信号的等值转换;设计反相比例器电路,实现输出电压与输入电压的比例运算,并且使它们极性相反;设计反相比例加法器电路,实现多个输入电压的加法运算,使其和作为输出电压且成反相;设计反相积分器电路,实现对输入电压信号的积分运算;设计乘法电路,实现自两端口输入信号的乘法运算;设计绝对值电路网络,实现输入电压信号的绝对值运算,使输出电压信号为极性为正的信号。本发明结构简单,可代替实际绝对值流控忆阻器来实现与此忆阻器相关的电路设计、实验及实际应用,对绝对值流控忆阻器的电气特性及应用研究具有重要的价值与意义。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top