专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果8个,建议您升级VIP下载更多相关专利
  • [发明专利]制造应变绝缘体上半导体衬底的方法-CN201780029897.2有效
  • 沃尔特·施瓦岑贝格;G·夏巴纳;尼古拉斯·达瓦尔 - 索泰克公司
  • 2017-05-17 - 2023-10-24 - H01L21/762
  • 本发明涉及制造应变绝缘体上半导体衬底的方法,所述方法包括:(a)提供包括单晶半导体层(13)的供体衬底(1);(b)提供包括应变单晶半导体材料的表面层(20)的接收衬底(2);(c)使所述供体衬底(1)与所述接收衬底(2)接合,介电层(11,22)位于界面处;(d)将所述单晶半导体层(13)从所述供体衬底(1)转移至所述接收衬底(2);(e)从由所转移的单晶半导体层(13)、所述介电层(11,22)和所述应变半导体材料层(20)形成的堆叠体切割下一部分,所述切割操作导致所述应变半导体材料中应变的弛豫,并且导致将所述应变的至少一部分施加至所转移的单晶半导体层。步骤(b)另外包括在所述接收衬底(2)的应变半导体材料层(20)上形成介电接合层(22)或由与所述供体衬底(1)的单晶半导体层(13)相同的弛豫或至少部分弛豫的单晶材料组成的接合层(23),并且在步骤(c)中,所述接合层(22,23)位于所述供体衬底和所述接收衬底之间的接合界面处。
  • 制造应变绝缘体上半导体衬底方法
  • [发明专利]制造应变绝缘体上半导体衬底的方法-CN201780030016.9有效
  • 沃尔特·施瓦岑贝格;G·夏巴纳;尼古拉斯·达瓦尔 - 索泰克公司
  • 2017-05-17 - 2023-06-27 - H01L21/762
  • 本发明涉及制造应变绝缘体上半导体衬底的方法,所述方法包括:(a)提供包括单晶半导体层(12)的供体衬底(1);(b)提供包括应变单晶半导体材料的表面层(20)的接收衬底(2);(c)使所述供体衬底(1)与接收衬底(2)接合,介电层(13,22)位于界面处;(d)将所述单晶半导体层(12)从所述供体衬底转移至所述接收衬底;(e)通过超出所述应变半导体材料层(20)延伸到所述接收衬底(2)中的沟槽隔离(T),从由所转移的单晶半导体层、所述介电层和所述应变半导体材料层形成的堆叠体切割下一部分,所述切割操作导致所述应变半导体材料中应变的弛豫,并且导致将所述应变的至少一部分施加至所转移的单晶半导体层。所述供体衬底(1)包括单晶载体衬底(10)、中间层(11)和所述单晶半导体层(12),所述中间层(11)相对于载体衬底材料(10)和相对于所述单晶半导体层(12)的材料形成蚀刻停止层,步骤(d)包括转移所述单晶半导体层(12)、所述中间层(11)、所述载体衬底(10)的一部分(15)。在步骤(d)和(e)之间,实施相对于所述中间层(11)选择性地蚀刻所述载体衬底的所述部分(15)的第一操作和相对于所述单晶半导体层(12)选择性地蚀刻所述中间层(11)的第二操作。
  • 制造应变绝缘体上半导体衬底方法
  • [发明专利]用于制造CFET器件的方法-CN201980057027.5在审
  • 沃尔特·施瓦岑贝格;卢多维克·埃卡尔诺;尼古拉斯·达瓦尔;比什-因·阮;G·贝纳德 - 索泰克公司
  • 2019-09-03 - 2021-04-09 - H01L21/84
  • 本发明涉及一种制造CFET器件的方法,其特征在于,所述方法包括以下步骤:形成双绝缘体上半导体基板,其从基部到其表面依次包括:载体基板(1)、第一电绝缘层(2a)、第一单晶半导体层(2b)、第二电绝缘层(3a)和第二单晶半导体层(3b);从所述基板的表面到第一电绝缘层(2a)形成沟槽,以形成至少一个鳍(F);在各个鳍(F)中,在第一半导体层(2b)中形成第一晶体管的沟道,并且在第二半导体层(3b)中形成与第一晶体管相反类型的第二晶体管的沟道,形成双绝缘体上半导体类型的基板的步骤包括:转移层的第一步骤和第二步骤以及在一温度下的热处理,所述温度足够高以使第一单晶半导体层平滑化至小于0.1nm RMS的粗糙度。
  • 用于制造cfet器件方法
  • [发明专利]减小厚绝缘体层的粗糙度的方法-CN200680030390.0有效
  • 尼古拉斯·达瓦尔;塞巴斯蒂安·凯尔迪勒;塞西尔·奥尔耐特 - SOI科技公司
  • 2006-07-12 - 2008-08-13 - H01L21/311
  • 本发明涉及适用于电子学、光电子学和光学领域的衬底的制造方法,其特征在于,该方法至少包括以下顺序步骤:a)在第一所谓的“施主”衬底(1)上沉积厚度大于或等于20nm的绝缘体层(2),该绝缘体层在2μm×2μm的扫描宽度内粗糙度大于或等于3埃RMS;b)利用内部气压大于0.25Pa的室体内所形成的气体等离子体对该绝缘体层(2)的自由表面(20)进行平滑处理(SP),该等离子体由在一定功率下工作的射频RF发生器产生,其能将大于0.6W/cm2的功率密度施加于所述绝缘体层(2),这种平滑处理的持续时间至少为10秒;以及c)通过注入原子类组分在所述施主衬底(1)内部形成脆化区域(10),从而划分所谓的“活性”层(11)和剩余部分(12)。
  • 减小绝缘体粗糙方法
  • [发明专利]SiGe层的热氧化及其应用-CN200580046561.4有效
  • 尼古拉斯·达瓦尔 - 硅绝缘体技术有限公司
  • 2005-02-24 - 2008-01-09 - H01L21/316
  • 本发明涉及氧化SiGe层的表面区域的方法,该方法包括对SiGe层进行氧化热处理以氧化所述表面区域,其特征在于包括两个阶段:第一阶段,氧化热处理,所述氧化热处理直接在所述SiGe层上进行,从而得到氧化区域,所述氧化区域具有足以形成覆层氧化物的足够厚度,所述覆层氧化物可在随后的第二阶段中保护下方的SiGe不发生点蚀,并且所述氧化区域的厚度足够薄,以保持氧化的表面区域的厚度在阈值厚度范围之下,所述阈值范围对应着SiGe层内的位错的产生,和第二阶段,在惰性气氛中高温退火,所述高温退火在所述第一阶段之后在所述SiGe层上进行,所述SiGe层覆盖有在所述第一阶段中产生的所述氧化区域,所述高温退火使Ge从所述富Ge区域扩散进入所述SiGe层的下部。
  • sige氧化及其应用

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top