“吕智军”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]单层MoS2-CN202110686636.6有效
发明人：吕红亮;贾紫骥;孙佳乐;吕智军;张玉明;张义门 -专利权人：西安电子科技大学
申请日： 2021-06-21 - 公布日： 2023-04-18 - 主分类号： H01L29/88 文献下载
摘要：本发明公开了一种单层MoS2‑Si基隧穿二极管及其制备方法，涉及半导体技术领域，该方法包括：提供第一衬底，并在第一衬底的一侧表面制备SiO2隔离区，得到第一衬底结构；获取第二衬底，第二衬底包括预先生长得到的单层MoS2；利用外延层转印技术，将单层MoS2转移至第一表面；图形化所述单层MoS2，形成单层MoS2沟道层；在第一表面淀积形成第一电极和第二电极，使第二电极与SiO2隔离区及单层MoS2沟道层直接接触，获得制作完成的单层MoS2‑Si基隧穿二极管。本发明提供的单层MoS2‑Si基隧穿二极管及其制备方法能够降低界面缺陷密度，进而抑制陷阱辅助隧穿，并从工艺角度改善器件的亚阈值摆幅。
单层 mos base sub

[发明专利]一种适用于平面工艺的InAs-GaSb TFET-CN202010449717.X有效
发明人：吕红亮;吕智军;孙佳乐;朱翊;李苗;张玉明 -专利权人：西安电子科技大学
申请日： 2020-05-25 - 公布日： 2022-09-30 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及一种适用于平面工艺的InAs‑GaSb TFET，包括衬底；源区，设置在所述衬底上；第一漏区，设置在所述衬底上，且位于所述源区中；沟道层，设置在所述源区上；第二漏区，设置在所述第一漏区上；栅介质层，设置在所述沟道层和所述第二漏区上；栅极，设置在所述栅介质层上；源极，设置在所述源区上；漏极，设置在所述第二漏区上。本发明的InAs‑GaSb TFET，设置有第一漏区和第二漏区，第一漏区位于源区中，通过先外延、后注入的优化工艺引入了重掺杂漏区pn结，利用反偏pn结的电学阻隔特点在电学上实现源区与漏区间的有效电学隔断，而且制备工艺简单，与传统平面CMOS工艺高度兼容。
一种适用于平面工艺 inas gasb tfet

[发明专利]一种增强吸收的背照式抗辐照PPD像元结构及其实现方法-CN202210737686.7在审
发明人： 吕智军;李婷;何杰;李海松;徐晚成;崔双韬;曹天骄;袁昕;张曼;杨靓 -专利权人：西安微电子技术研究所
申请日： 2022-06-27 - 公布日： 2022-09-13 - 主分类号： H01L27/146 文献下载
摘要：本发明公开了一种增强吸收的背照式抗辐照PPD像元结构及其实现方法，像元结构中阱注入区、传输管阈值调整注入层和PD注入区设置在外延层上，传输管阈值调整注入层的一侧设置有栅氧化层和栅极，FD区位于阱注入区内部，高k介质层覆盖器件表面，钝化层淀积在器件表面。通过淀积高k介质层与反射金属层，利用金属与半导体之间的功函数差，在半导体PD注入区的表面感应出空穴，并通过将金属层与外延层共同接到电源地，实现对PPD表面感生空穴层的电位钳制，从而避免了通过高剂量离子注入的方式形成光电二极管表面的钳位层，有效的减少了PPD表面由于注入损伤引入的缺陷，减少了光电二极管中光电子在表面的复合，提升了像素单元的量子效率。
一种增强吸收背照式抗辐照 ppd 结构及其实现方法

[发明专利]一种埋层沟道背照式抗辐照像元加固结构和制备方法-CN202210688398.7在审
发明人： 吕智军;李婷;李海松;何杰;徐晚成;崔双韬;曹天骄;袁昕;张曼;杨靓 -专利权人：西安微电子技术研究所
申请日： 2022-06-17 - 公布日： 2022-08-23 - 主分类号： H01L27/146 文献下载
摘要：本发明公开了一种埋层沟道背照式抗辐照像元加固结构和制备方法，包括外延层；外延层上刻蚀形成STI槽，外延层上进行阱注入形成STI阱注入区与传输管阱注入区，STI槽设置在STI阱注入区中；外延层上通过离子注入分别依次形成P埋层注入区、N埋层沟道注入区和传输管阈值调整注入区；P埋层注入区与传输管阱注入区相连接；外延层的下表面淀积有栅氧化层和多晶硅栅极；外延层通过自对准注入工艺分别形成N型PD注入区、N型FD注入区和P型钳位层注入区；FD注入区的下表面淀积有FD欧姆接触金属形成欧姆接触；外延层的下表面外侧淀积有钝化层。使实际的光电子传输沟道与栅氧化层/半导体界面分离，提升像元的抗辐照能力。
一种沟道背照式抗辐照加固结构制备方法

[发明专利]基于沟道掺杂调控的隧穿晶体管的三态反相器及制备方法-CN202210011086.2在审
发明人：吕红亮;赵孟青;朱翊;吕智军;孙佳乐;张玉明 -专利权人：西安电子科技大学
申请日： 2022-01-05 - 公布日： 2022-05-24 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供的一种基于沟道掺杂调控的隧穿晶体管的三态反相器的制备方法以及制备出的反相器，在隧穿机理上采用线隧穿与面隧穿结合的方式制备新型三态CTFET；本发明栅极采用Overlap结构，使得三态CTFET相比于传统的CFET结构可以同时获得点隧穿和面隧穿电流，既能在更小的栅压下得到更大的电流和更低的亚阈值摆幅，也能由于隧穿发生的栅压不同，获得较为稳定的三态特性。同时本发明的反相器随着外加偏压VDD的改变可以在一定程度上实现两态与三态间的转化。由于所涉及的NTFET与PTFET均采用本征Si衬底，均为平面结构，与传统Si‑TFET工艺流程大致相同，有利于制备与集成，同时与现有CMOS工艺兼容。
基于沟道掺杂调控晶体管三态反相器制备方法

[发明专利]一种平面互补型隧穿场效应晶体管反相器-CN201910569151.1有效
发明人：吕红亮;孟凡康;芦宾;张玉明;吕智军;朱翊 -专利权人：西安电子科技大学
申请日： 2019-06-27 - 公布日： 2022-05-13 - 主分类号： H01L27/082 文献下载
摘要：本发明涉及一种平面互补型隧穿场效应晶体管反相器，是由InAs/Si异质结TFET和Ge/Si异质结TFET组成的平面结构，其中，InAs/Si异质结TFET和Ge/Si异质结TFET分别作为NTFET与PTFET。本发明新型平面CTFET反相器中的NTFET与PTFET的隧穿结处均采用沟道覆盖源区的异质隧穿结形式，异质结隧穿可以提高反相器的工作频率，并且可以通过调控沟道覆盖源区的长度调节NTFET与PTFET的隧穿电流。NTFET与PTFET均为埋层漏的平面结构，利用电学特性隔离的方式避免了漏空隔离的工艺复杂度，而且可以实现与传统CMOS工艺的兼容。
一种平面互补型隧穿场效应晶体管反相器

[发明专利]一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法-CN201810602874.2有效
发明人：吕红亮;朱翊;芦宾;吕智军;赵鹰翔;孟凡康 -专利权人：西安电子科技大学
申请日： 2018-06-12 - 公布日： 2021-05-07 - 主分类号： H01L29/165 文献下载
摘要：本发明涉及一种新型平面InAs/Si异质隧穿场效应晶体管的制备方法，包括以下步骤：选取Si衬底；在Si衬底上生长SiO2层；在SiO2层上淀积Si3N4层；以光刻胶掩膜，离子注入Si衬底形成TFET的漏极；以光刻胶掩膜，离子注入Si衬底形成TFET的源极；进行快速高温退火，激活在源极和漏极掺杂的杂质；使用MBE形成InAs沟道；使用ALD在InAs沟道上淀积栅氧化层；经过CMOS工艺，制得新型平面InAs/Si异质隧穿场效应晶体管。漏极在Si衬底上的选择性掺杂降低了漏端电阻以此来实现开态大电流，从而实现在提高Ion的同时优化SS和Ioff。同时，本发明为平面器件结构，因此与CMOS工艺相兼容。
一种新型平面 inas si 异质隧穿场效应晶体管及其制备方法

[发明专利]基于N型InAs-GaSb/P型Ge-Si结构的反相器及其制备方法-CN202011331219.1在审
发明人：吕红亮;刘俊秀;吕智军;朱翊;孙佳乐;张玉明 -专利权人：西安电子科技大学
申请日： 2020-11-24 - 公布日： 2021-03-12 - 主分类号： H01L27/082 文献下载
摘要：本发明公开了一种基于N型InAs‑GaSb/P型Ge‑Si结构的反相器及其制备方法，反相器包括：第一Si层；位于第一Si层上的氧化层；分别位于氧化层上的P型Ge‑Si结构和N型InAs‑GaSb结构；在P型Ge‑Si结构上沉积有第一栅电极、第一源电极、第一漏电极，在N型InAs‑GaSb结构上沉积有第二栅电极、第二源电极、第二漏电极；第一栅电极、第一源电极、第一漏电极分别与第二栅电极、第二源电极、第二漏电极以预设连接规则连接；其中，P型Ge‑Si结构包括：位于氧化层上的第二Si层；位于第二Si层上的P型Ge层；其中，N型InAs‑GaSb结构包括：位于氧化层上的N型GaSb层；位于N型GaSb层上的N型InAs层。本发明N型InAs‑GaSb与P型Ge‑Si结构均为平面结构，有利于集成并与传统CMOS工艺兼容，减少了工艺复杂度，具有更大的应用前景。
基于 inas gasb ge si 结构反相器及其制备方法

[发明专利]基于InAs/GaSb异质结的量子阱隧穿场效应晶体管及其制备方法-CN202010339589.3在审
发明人：吕红亮;李苗;吕智军;芦宾;朱翊;张玉明 -专利权人：西安电子科技大学
申请日： 2020-04-26 - 公布日： 2020-09-08 - 主分类号： H01L29/205 文献下载
摘要：本发明公开了一种基于InAs/GaSb异质结的量子阱隧穿场效应晶体管及其制备方法，制备方法包括：选取GaSb衬底；在GaSb衬底内形成漏区；在GaSb衬底内形成源区；对包括源区和漏区的整个GaSb衬底表面进行快速热退火，并对整个GaSb衬底表面进行预处理；在整个GaSb衬底表面生长一InAs材料，并刻蚀InAs材料形成InAs沟道层；在InAs沟道层表面淀积栅氧化层；在栅氧化层上形成栅电极；刻蚀栅氧化层，并分别在源区和漏区形成源电极和漏电极。本发明制备得到的TFET，InAs沟道层厚度只有5～25nm，形成InAs量子阱，量子化效应使得InAs导带分裂成多个能级，呈现二维状态，使得TFET中载流子是从3‑D的GaSb源区隧穿到2‑D的InAs沟道层中量子化的能级上，使得TFET器件的隧穿过程会更加突然，亚阈摆率更加陡峭。
基于 inas gasb 异质结量子阱隧穿场效应晶体管及其制备方法

[发明专利]一种基于转印技术的平面隧穿场效应晶体管及其制备方法-CN201910974288.5在审
发明人：吕红亮;李苗;朱翊;吕智军;芦宾;张玉明 -专利权人：西安电子科技大学
申请日： 2019-10-14 - 公布日： 2020-02-21 - 主分类号： H01L21/331 文献下载
摘要：本发明涉及一种基于转印技术的平面隧穿场效应晶体管及其制备方法，该制备方法包括步骤：在第一衬底(101)的一端制备漏区(104)，在所述第一衬底(101)的另一端制备源区(105)；利用外延层转印技术在所述第一衬底(101)上制备InGaAs沟道层(108)，使所述InGaAs沟道层(108)覆盖所述漏区(104)并且与所述源区(105)部分交叠；在所述InGaAs沟道层(108)上生长栅氧化层(109)。该制备方法将外延层转印技术制备InGaAs沟道层与器件的结构相结合，形成的隧穿场效应晶体管为平面结构，有利于实现器件对准、电极隔离和器件互联，有利于实现高性能的异质集成系统。
一种基于技术平面场效应晶体管及其制备方法

1
共 10 条