“鲁鹏棋”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[实用新型]用于金属零件上芯的载具-CN202320278516.7有效
发明人： 鲁鹏棋;朱凯峰 -专利权人：浙江驰拓科技有限公司
申请日： 2023-02-08 - 公布日： 2023-07-28 - 主分类号： H01L21/673 文献下载
摘要：本申请提供了一种用于金属零件上芯的载具。该用于金属零件上芯的载具包括基板和载具层，其中，载具层位于基板的表面上，载具层上设有多个限位结构，载具层用于封装过程的金属零件上芯过程中，限位结构用于对金属零件进行限位。该载具的载具层上设置有多个限位结构，可以使得多个金属零件限定在载具的固定位置上，使得后续上芯过程中，上芯设备可以对金属零件进行定位，实现逐个对金属零件进行自动上芯，进而解决了现有技术中需要逐个手动将金属零件放入上芯设备导致无法量产化上芯的问题。
用于金属零件

[发明专利]一种芯片及其抗磁封装方法-CN202111288428.7在审
发明人：刘欢;赵京升;鲁鹏棋;宋广明 -专利权人：浙江驰拓科技有限公司
申请日： 2021-11-02 - 公布日： 2023-05-09 - 主分类号： H10N50/01 文献下载
摘要：本申请公开了一种芯片抗磁封装方法，包括制得导磁底板阵列框架和导电基板阵列框架；导电基板阵列框架中导电基板的阵列排布方式与导磁底板阵列框架中导磁底板的阵列排布方式相同；将导磁底板阵列框架和导电基板阵列框架对准连接，使得导电基板与导磁底板一一对应；将芯片固定设置于每个导磁底板上；将每个导磁底板与导磁顶盖连接并注入塑封膜料得到封装集合体，并对封装集合体进行分割，得到独立的封装芯片。本申请中得到导磁底板阵列框架和导电基板阵列框架，导磁底板与导电基板的阵列排布方式相同，然后将导磁底板阵列框架和导电基板阵列框架对准连接，通过一次对准实现多个导电基板与多个导磁底板的对准，节省封装时间，提升封装效率。
一种芯片及其封装方法

[发明专利]一种芯片抗磁封装结构及其制作方法-CN202111234861.2在审
发明人：刘欢;赵京升;鲁鹏棋;宋光明 -专利权人：浙江驰拓科技有限公司
申请日： 2021-10-22 - 公布日： 2023-04-28 - 主分类号： H01L23/552 文献下载
摘要：本发明公开了一种芯片抗磁封装结构及其制作方法，包括基板、裸芯及半封闭软磁遮罩；所述基板包括沿第一方向的侧边排布的金属接触点，所述裸芯包括沿所述第一方向的侧边排布的焊垫，且所述金属接触点与所述焊垫电连接；所述半封闭软磁遮罩倒扣于所述基板的上表面，与所述基板围成开口朝向所述第一方向的开放式腔体，所述裸芯位于所述开放式腔体中。本发明将焊盘和金属接触点的排布做单边化处理，以此最大程度地降低打线的空间要求，减少其复杂程度，形成的遮罩金属连续性更好，抗磁性大大提升，且降低其生产成本。
一种芯片封装结构及其制作方法

[发明专利]一种抵抗静态磁场的封装体-CN202111204575.1在审
发明人：刘欢;赵京升;鲁鹏棋;宋光明 -专利权人：浙江驰拓科技有限公司
申请日： 2021-10-15 - 公布日： 2023-04-21 - 主分类号： H10N50/80 文献下载
摘要：本申请公开了一种抵抗静态磁场的封装体，包括用于承载芯片的基体，所述基体内部具有将所述芯片的电信号引出至封装体外部的电路，所述芯片的外部利用形成闭合导磁回路的导磁面进行围合，且所述导磁面与所述电路不发生接触。本申请提供的上述抵抗静态磁场的封装体，能够使芯片应用在包含强磁场因素在内的恶劣环境中，不仅不会受到空间的限制，而且具有更高的环境可靠性。
一种抵抗静态磁场封装

[发明专利]一种磁屏蔽装置-CN202111081749.X在审
发明人： 鲁鹏棋;赵京升;刘欢;宋广明 -专利权人：浙江驰拓科技有限公司
申请日： 2021-09-15 - 公布日： 2023-03-17 - 主分类号： H01L23/58 文献下载
摘要：本发明公开了一种磁屏蔽装置，包括：基板、设置于基板的抗磁垫片、分别设置于抗磁垫片相对的两侧的第一抗磁侧壁和第二抗磁侧壁以及连接第一抗磁侧壁与第二抗磁侧壁的抗磁盖板；第一抗磁侧壁与抗磁垫片之间的夹角、第二抗磁侧壁与抗磁垫片之间的夹角均小于90°且大于或等于30°；磁性组件位于抗磁垫片、第一抗磁侧壁、第二抗磁侧壁以及抗磁盖板所围设的空间内。使用本发明提供的磁屏蔽装置相比于现有技术中侧壁与垫片垂直的磁屏蔽装置，可以有效提高屏蔽效率。
一种屏蔽装置

[实用新型]一种封装芯片测试烧录座-CN202222060894.6有效
发明人： 鲁鹏棋 -专利权人：浙江驰拓科技有限公司
申请日： 2022-08-02 - 公布日： 2022-12-20 - 主分类号： H01L21/67 文献下载
摘要：本申请公开了一种封装芯片测试烧录座，涉及芯片测试领域，包括：底座；上翻盖，上翻盖的上表面设有第一凹槽，下表面设有第二凹槽；设于底座和上翻盖之间、与第一凹槽相匹配的导热块；设于上翻盖的上方、与第二凹槽相匹配的制冷/加热模块，制冷/加热模块包括至少一片半导体制冷片，制冷/加热模块和导热块在封装芯片测试烧录座关闭时相接触。本申请的封装芯片测试烧录座中设置有导热块和制冷/加热模块，制冷/加热模块包括至少一片半导体制冷片，当需要制冷时，封装芯片测试烧录座一次对一个封装芯片进行制冷，且利用半导体制冷片进行制冷，使得封装芯片测试烧录座体积小，结构简单，且成本低。另外，本申请还可以对封装芯片进行加热。
一种封装芯片测试烧录座

[发明专利]一种磁屏蔽封装件-CN202110535480.1在审
发明人：赵京升;刘欢;鲁鹏棋;哀立波;何世坤;戴强;韩谷昌 -专利权人：浙江驰拓科技有限公司
申请日： 2021-05-17 - 公布日： 2022-11-22 - 主分类号： H05K9/00 文献下载
摘要：本申请公开了一种磁屏蔽封装件，包括封装框架和设置在所述封装框架上的基岛和引线以及包围所述基岛的顶部封装体，所述基岛上安装有磁性芯片，所述磁性芯片通过所述引线连接至所述封装框架，还包括从上部遮盖所述磁性芯片的内部磁屏蔽层，且所述基岛为具有磁屏蔽能力的基岛。本申请公开的上述磁屏蔽封装件，能有效避免各个方向的磁场对磁性芯片的干扰，为工作在高磁场环境中的磁性芯片提供数据保持能力。
一种屏蔽封装

[发明专利]一种封装结构及磁性芯片封装件-CN202110259710.6在审
发明人： 鲁鹏棋;赵京升 -专利权人：浙江驰拓科技有限公司
申请日： 2021-03-10 - 公布日： 2022-09-20 - 主分类号： H01L43/02 文献下载
摘要：本发明提供了一种封装结构及磁性芯片封装件，该封装结构用于封装具有引脚的磁性芯片塑封件。通过采用第一封装件及第二封装件包裹磁性芯片塑封件的六个面，在磁性芯片塑封件外再额外加设由高磁导率材料制成的封装件，提高对磁性芯片的磁屏蔽效果。每个封装件均具有一个连接板及一体的两个折弯板，通过将两个封装件能够嵌套在一起，即可包裹磁性芯片塑封件的六个面。可以先预制好封装件，将两个封装件直接嵌套在一起即可完成装配。由第一封装件及第二封装件围成用于将引脚穿设于封装结构外的引脚孔，只需控制封装件的长度及宽度尺寸，使嵌套在一起时，两个封装件的边缘能够围成引脚孔即可。在加工封装件时，无需进行开孔工艺，简化封装件的加工。
一种封装结构磁性芯片

[实用新型]一种磁屏蔽组件-CN202221749766.6有效
发明人： 鲁鹏棋;朱凯峰;赵京升 -专利权人：浙江驰拓科技有限公司
申请日： 2022-07-07 - 公布日： 2022-09-20 - 主分类号： G11C11/16 文献下载
摘要：本申请公开了一种磁屏蔽组件，涉及静磁屏蔽领域，包括：电路板；设于电路板上的存储芯片；位于所述存储芯片四周且与所述电路板固定连接的磁屏蔽挡板，所述磁屏蔽挡板的高度不低于所述存储芯片的厚度。本申请磁屏蔽组件中的磁屏蔽挡板位于存储芯片的外部四周，在终端产品集成层面进行屏蔽，而不是在芯片内部或者芯片封装层面进行屏蔽，磁屏蔽挡板的厚度不受限制，可以将磁屏蔽挡板的厚度设置的厚一些，同时磁屏蔽挡板的高度不低于存储芯片的厚度，从而提升磁屏蔽效果，并且，磁屏蔽挡板的高度不低于存储芯片的厚度，组件整体厚度几乎也不会增加。磁屏蔽挡板位于存储芯片外部且直接固定在电路板上，使得磁屏蔽组件的结构简单。
一种屏蔽组件

[实用新型]封装芯片测试烧录座-CN202123424808.7有效
发明人： 鲁鹏棋;何世坤 -专利权人：浙江驰拓科技有限公司
申请日： 2021-12-29 - 公布日： 2022-04-29 - 主分类号： G06F11/273 文献下载
摘要：本实用新型提供一种封装芯片测试烧录座，包括：底座，具有与目标测试芯片相适配的芯片接口；上翻盖，与所述底座铰接；加热装置，设置在所述底座与所述上翻盖之间，所述加热装置相对设置的两个表面中，其中一个表面与目标测试芯片的背面相适配，另一个表面与所述上翻盖相适配。本实用新型提供的封装芯片测试烧录座，能够实现封装芯片的原位加热和测试，提高测试效率和测试自动化程度。
封装芯片测试烧录座

[发明专利]一种实现单分子探测的碲化镓基表面增强拉曼基底及其制备方法-CN202010390423.4在审
发明人：吴惠桢;鲁鹏棋 -专利权人：浙江大学
申请日： 2020-05-09 - 公布日： 2020-09-11 - 主分类号： G01N21/65 文献下载
摘要：本发明公开了一种实现单分子探测的碲化镓基表面增强拉曼基底及其制备方法，基底结构从下至上依次为Au孔阵列层，二维薄层GaTe层和Au纳米颗粒层，本发明在SiO2/Si基底层上，通过热蒸发的方法生长Ti层或Cr层，利用光刻和微纳加工方法制备Au孔阵列层，利用机械剥离的方法制备二维薄层GaTe层，并利用转移平台转移到Au孔阵列层上，最后将基底浸没在HAuCl4溶液中制备Au纳米颗粒层。本发明得益于GaTe材料较高的缺陷密度，在二维薄层GaTe层上自组装形成的金纳米颗粒层覆盖率能达到98％，此基底对R6G分子的最低探测浓度达到10‑16M，超过了绝大部分的表面增强拉曼散射基底，具有较好的稳定性和可重复性，具有实用化前景。
一种实现分子探测碲化镓基表面增强基底及其制备方法

[发明专利]一种新型的碲化镓基表面增强拉曼基底及其制备方法-CN201910662363.4在审
发明人：吴惠桢;鲁鹏棋;王垚 -专利权人：浙江大学
申请日： 2019-07-22 - 公布日： 2019-11-12 - 主分类号： G01N21/65 文献下载
摘要：本发明公开了一种新型的碲化镓基表面增强拉曼基底及其制备方法，基底结构从下至上依次为Au层，二维薄层GaTe层和Au纳米颗粒层，二维薄层GaTe层与Au层形成的异质结构，制备方法为在SiO₂/Si基底层上，通过热蒸发的方法生长Ti层和Au层，利用机械剥离的方法制备二维薄层GaTe层，并利用转移平台转移到Au层上，最后将基底浸没在HAuCl₄溶液中制备Au纳米颗粒层。本发明得益于GaTe材料较高的缺陷密度，在二维薄层GaTe层上自组装形成的金纳米颗粒覆盖率能达到98％，因此能在金颗粒之间产生极强的局域表面等离激元。同时在二维薄层GaTe层下方的金层在光照下也能产生表面等离激元，增强了金纳米颗粒之间的电磁场强度，大幅提升了拉曼增强效果。
二维薄层制备基底金纳米颗粒基表面碲化镓表面等离激元等离激元基底结构机械剥离局域表面异质结构转移平台电磁场基底层金颗粒热蒸发自组装浸没金层光照覆盖率生长

1
共 12 条