“魏敬和”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果157个，建议您升级VIP下载更多相关专利

[发明专利]一种基于遗传算法的DCDC buck变换器离散滑模控制算法-CN202311059260.1有效
发明人：王明杰;魏敬和;于宗光;刘国柱;奚琦;高营 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-08-22 - 公布日： 2023-10-27 - 主分类号： H02M3/157 文献下载
摘要：本发明公开一种基于遗传算法的DCDC buck变换器离散滑模控制算法，属于电气自动化设备领域，包括以下步骤：（一）DC‑DC buck变换器电压跟踪误差系统的构建；（二）基于BP神经网络的离散滑模控制器设计；（三）基于遗传算法优化BP神经网络初始权重值以及阈值。本发明采用BP神经网络的输出作为离散滑模控制器切换部分的系数，有效克服了传统离散滑模控制切换部分的抖振；另外，针对BP神经网络容易出现局部最小化以及收敛速度慢的问题，本发明采用遗传算法对BP神经网络的初始权重值以及阈值进行全局优化，不仅能发挥BP神经网络泛化的映射能力，而且还使得BP神经网络具有较快的收敛性以及较强的学习能力。
一种基于遗传算法 dcdc buck 变换器离散控制

[发明专利]一种发射单元中指令发射处理方法-CN202111070519.3有效
发明人： 魏敬和;刘德;周博文 -专利权人：中国电子科技集团公司第五十八研究所;中科芯集成电路有限公司
申请日： 2021-09-13 - 公布日： 2023-10-27 - 主分类号： G06F9/30 文献下载
摘要：本发明公开一种发射单元中指令发射处理方法，属于计算机体系架构领域。根据指令类型设置指令的状态和需要进行唤醒的源操作数的数量；将指令加入发射队列，每个周期根据发射队列的占用情况，计算每条指令能够向前移动的距离；唤醒单元每周期输入已经被写入数据的物理寄存器号，自上而下与发射队列中所有的指令的源操作数寄存器号进行比较。根据比较结果设置指令的源操作数准备标志位，全部操作数准备好的指令所在的发射槽发出请求信号；所有发射槽请求信号输入发射选择逻辑，发射选择逻辑根据执行单元是否处于空闲状态决定要发射的指令数量，再根据指令先后顺序和发射队列中的位置选择相应数量的指令进行发射；被发射的指令从发射队列中清除。
一种发射单元指令处理方法

[发明专利]一种灵活配置片内扫描链的互连测试结构-CN202311198685.0在审
发明人： 魏敬和;章震;殷誉嘉;于宗光;刘国柱;高营;何健;滕浩然 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-09-18 - 公布日： 2023-10-24 - 主分类号： G01R31/3185 文献下载
摘要：本发明涉及超大规模数字集成电路测试领域，具体涉及一种灵活配置片内扫描链的互连测试结构。包括：分段边界扫描链模块，将片内所有的扫描链按照互连对象进行划分；TAP控制器模块，用于根据JTAG输入信号，控制内部测试电路的动作；同时接入扫描链重定向控制模块，以生成扫描链重定向需要的控制使能信号；扫描链重定向控制模块，用于实现扫描链的灵活配置和旁路多余的扫描链；包括：配置寄存器链、双向互连测试控制模块和测试输出TDO控制逻辑。本发明解决互连测试扫描链含有无效段、无法同时进行双向互连测试以及多芯粒场景只能多次配置两两测试的问题。
一种灵活配置扫描互连测试结构

[发明专利]一种新型低扫描功耗扫描单元及扫描链-CN202310855919.8在审
发明人：田青;鞠虎;高营;魏敬和;刘国柱;殷预嘉;刘德 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-07-13 - 公布日： 2023-10-10 - 主分类号： G01R31/3185 文献下载
摘要：本发明公开一种新型低扫描功耗扫描单元及扫描链，属于集成电路可测性设计领域。本发明使用新型低扫描功耗扫描单元，通过增加1个或门控制扫描单元中二级锁存器单元的2个三态门在扫描阶段的切换活动，并通过一个高阈值PMOS作为电源门控，控制二级锁存器单元内部2个反相器的电源VDD，减少扫描阶段二级锁存器的动态功耗和组合逻辑的非必要动态功耗。另外增加一个测试向量输出端口P，其信号来源于扫描单元内部一级锁存器单元的输出，减少扫描阶段的传输路径延迟。本发明适用于使用数字电路可测性设计阶段，仅仅增加一个或门和一个高阈值PMOS，不影响原有逻辑电路功能，可达到减少移位阶段下的动态功耗的目的。
一种新型扫描功耗单元

[发明专利]一种面向2.5D双芯粒互连封装系统的测试电路-CN202311126155.5在审
发明人：殷誉嘉;魏敬和;章震;何健;高营;田兴成;田青;王明杰;刘国柱;兰立奇;张正 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-09-04 - 公布日： 2023-10-10 - 主分类号： G01R31/3185 文献下载
摘要：本发明公开一种面向2.5D双芯粒互连封装系统的测试电路，属于超大规模数字集成电路测试领域。本发明包括片间互连测试配置结构与面向片间互联的测试向量重定向结构，实现基于互连封装的芯粒系统中单个芯粒功能端口与中介层中未引出的互连端口的测试，实现了兼容原有单芯粒封装情况、及双芯粒互联封装后（a+b+c+d）个功能IO端口、及2n对片间互连传输端口的测试，通过增加8bit配置向量实现对双芯粒系统的快速配置。重定向后仅需10n个数据移位周期即可完成2n对互联端口的测试，即对互联端口进行测试时，将所输入的奇、偶向量重定向到互连数据传输的RX/TX端口组，不再经过系统的功能IO端口组。
一种面向 2.5 双芯粒互连封装系统测试电路

[发明专利]一种高可靠反熔丝开关单元结构-CN202310468698.9有效
发明人：李幸和;刘国柱;魏轶聃;刘佰清;于宗光;魏敬和 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-04-27 - 公布日： 2023-09-26 - 主分类号： H03K17/687 文献下载
摘要：本发明公开一种高可靠反熔丝开关单元结构，属于微电子领域，包括第一反熔丝器件、第二反熔丝器件、第一高压NMOS管、第二高压NMOS管、第三高压NMOS管、旁路二极管、信号传输NMOS管；通过所述第一反熔丝器件/所述第二反熔丝器件的编程形成开态，与第一高压NMOS管/第二高压NMOS管构成通路，实现编程电压VPP信号对信号传输NMOS管的栅极电位控制，进而实现信号传输NMOS管开/关态。本发明开关单元结构简单，兼容于CMOS工艺，具有良好高可靠和抗辐射特性，可应用于高可靠、抗辐射可编程逻辑器件和存储器。
一种可靠反熔丝开关单元结构

[发明专利]一种基于标准状态机功能扩展的快速配置寄存器方法-CN202310885371.1有效
发明人： 魏敬和;章震;殷誉嘉;刘国柱;何健;高营;滕浩然 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-07-19 - 公布日： 2023-09-12 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及超大规模数字集成电路测试领域，具体涉及一种基于标准状态机功能扩展的快速配置寄存器方法。包括如下步骤：步骤1：从TDI端口输入3’b000对状态机进行默认状态配置；步骤2：将指令寄存器配置为双芯粒工作状态，输入8位指令，即在Shift‑IR状态下从TDI端口输入8’b10101000；步骤3：进行扫描链的配置，配置寄存器链长为4；输入4位配置信号，即在Update‑IR、Run‑Test/Idle、Select‑DR、Capture‑DR四个状态下从TDI端口输入4’b1001进行配置；步骤4：输入测试数据，对对应芯粒引脚的边界扫描单元进行赋值移位更新，验证扫描输出TDO是否与期望值TDO_EXP一致；本发明方法在大部分应用场景中都具有配置时间较短的优势，且硬件开销小、配置时间短。
一种基于标准状态机功能扩展快速配置寄存器方法

[发明专利]一种基于压缩感知的低功耗心电信号处理电路及其方法-CN201810145303.0有效
发明人：虞致国;黄翔;魏敬和;钱黎明;顾晓峰 -专利权人：江南大学
申请日： 2018-02-12 - 公布日： 2023-09-05 - 主分类号： A61B5/256 文献下载
摘要：本发明属于可穿戴设备技术领域，涉及一种基于压缩感知的低功耗心电信号处理电路，时钟分频模块分别与序列发生模块、压缩计算模块、存储模块及控制模块连接，序列发生模块输出端与压缩计算模块输入端连接，心电信号输入到压缩计算模块输入端，压缩计算模块将输入的心电数据利用压缩矩阵进行压缩运算，压缩计算模块输出端与存储模块连接，并将运算结果存储到存储模块，控制模块通过使能信号控制各个模块的开启或关闭；本发明将输入的N×1维心电数据与序列发生模块产生的M×N维矩阵通过压缩计算模块进行压缩运算，得到M维的压缩数，该电路具有较小的电路面积和较低的功耗，完成对心电信号的压缩处理，同时具有良好的压缩性能。
一种基于压缩感知功耗电信号处理电路及其方法

[发明专利]利用AdaBoost和弱分类器的心电信号分类方法-CN202010237763.3有效
发明人：虞致国;王恬;魏敬和;顾晓峰 -专利权人：江南大学
申请日： 2020-03-30 - 公布日： 2023-08-29 - 主分类号： G06F18/2431 文献下载
摘要：本发明公开了利用AdaBoost和弱分类器的心电信号分类方法，属于数据源分类技术领域。所述方法包括：对心电数据进行特征提取，获得心电信号训练样本数据集；根据心电信号样本的初始权重，抽样选取心电信号训练数据集获得心电信号样本；用弱分类器对心电信号样本进行分类，分类错误的样本的加权方式由弱分类器的分类错误率和样本被错分的概率这两个因素所决定。本发明充分考虑分错样本的错分概率，通过设置合适的阈值，并以此对弱分类器进行筛选，来得到分类精度更高的强分类器。
利用 adaboost 分类电信号方法

[发明专利]一种DC-DC buck变换器控制算法-CN202310622095.X在审
发明人：王明杰;魏敬和;于宗光;刘国柱;奚琦;高营 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-05-30 - 公布日： 2023-08-08 - 主分类号： H02M1/00 文献下载
摘要：本发明公开一种DC‑DCbuck变换器控制算法，属于电气自动化设备领域。本发明首先采用状态平均法构建DC‑DCbuck变换器的理想状态空间方程，然后考虑了变换器的参数不确定性和外部干扰，对变换器的状态空间方程进行修正，构建带非匹配扰动的误差系统；针对误差系统，采用非奇异快速Terminal滑模控制有效避免了奇异性的问题且保证了电压跟踪误差在有限时间内收敛到零，使用一种新型平滑饱和函数代替控制器中的符号函数，降低了系统的抖振现象；针对误差系统的综合不确定性导致电压跟踪控制精度降低的问题，本发明采用RBF神经网络逼近得到的扰动量实时反馈到控制器中，提高了系统的精度与抗干扰能力。
一种 dc buck 变换器控制算法

[发明专利]一种基于类加法器的指令请求电路及乱序指令发射架构-CN202010264215.X有效
发明人：虞致国;马晓杰;魏敬和;顾晓峰 -专利权人：江南大学
申请日： 2020-04-07 - 公布日： 2023-08-08 - 主分类号： G06F9/302 文献下载
摘要：本发明公开了一种基于类加法器的指令请求电路及乱序指令发射架构，属于处理器设计领域。所述方法通过提供一种基于类加法器的指令请求电路，在对表项空闲信号总数进行统计时，利用类加法单元对两个输入信号分别作与运算和异或运算，取代传统指令请求电路在统计空余表项信息时采用逻辑加的方式，节省了指令请求电路统计表项空闲信号总数的耗时，从而能够满足现代超标量乱序处理器中高性能功耗比、低延时、高IPC的要求，解决了现有技术中处理器无法在发射队列表项数日益增加，延迟也日益增加的问题。
一种基于加法器指令请求电路发射架构

[发明专利]一种基于指令凋零的多指令乱序发射方法及处理器-CN202010264562.2有效
发明人：虞致国;马晓杰;魏敬和;顾晓峰 -专利权人：江南大学
申请日： 2020-04-07 - 公布日： 2023-08-08 - 主分类号： G06F9/302 文献下载
摘要：本发明公开了一种基于指令凋零的多指令乱序发射方法及处理器，属于处理器设计领域。本发明摒弃了传统发射架构中冗长的仲裁结构，增加指令凋零电路，采用指令年龄阵列来表征指令在CPU中存储的时间，另外加上一位唤醒状态位，将已经超过凋零阈值的指令存放至沉降池以便CPU直接发射，并改善指令请求电路、指令分配电路、唤醒电路等电路结构，有效改善多指令发射这一处理器中关键路径的时序；唤醒指令时，对执行周期短的指令延迟唤醒，对执行周期长的指令提前唤醒，以保证指令能够背靠背执行，满足了现代超标量乱序处理器中高性能功耗比、低延时、高IPC的要求，解决了现有技术中处理器无法在发射队列表项数日益增加、延迟也日益增加的问题。
一种基于指令凋零发射方法处理器

[发明专利]一种基于UVM的dmi-jtag双端通信的验证方法-CN202310321094.1在审
发明人：李涵;魏敬和;刘德;宋佳柔;李雨琦 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-03-29 - 公布日： 2023-07-18 - 主分类号： G06F30/367 文献下载
摘要：本发明公开一种基于UVM的dmi‑jtag双端通信的验证方法，属于数字集成电路验证领域。本发明基于激励生成模块、多个驱动模块、多个监视器、比较器和dmi‑jtag模块；激励生成模块生成符合jtag协议的带约束的随机指令，不仅产生jtag端输入的激励，在检测到生成的jtag端输入为读取指令时，还自动生成dmi端的应答激励已被jtag端读回；多个驱动模块用于将生成的jtag端输入激励和dmi端输入激励以符合jtag协议的时序驱动dmi‑jtag模块的jtag端口和dmi端口；多个监视器监测dmi‑jtag模块的dmi端和jtag端的输入和输出；比较器存放jtag端和dmi端的输入和输出数据，并分别进行比较。通过本发明可以更加便捷的验证dmi‑jtag模块，获得覆盖率更高的原始激励，支持被测dmi‑jtag模块两端同时输入和输出，使得验证条件更加完备。
一种基于 uvm dmi jtag 通信验证方法

[发明专利]一种FPGA内部实现环形振荡器的方法-CN202310030627.0在审
发明人：毛臻;魏敬和 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-01-10 - 公布日： 2023-07-18 - 主分类号： H03K3/03 文献下载
摘要：本发明公开一种FPGA内部实现环形振荡器的方法，属于可编程振荡器领域。将FPGA内部可编程延迟单元的输入输出首尾相连，或加入一级反相器，并配置成数据输入反相；或者，利用可编程延迟单元的可编程抽头调节延迟值，串入多个可编程延迟单元，以实现动态调节环形振荡器的振荡频率。本发明设计的环形振荡频率可动态调整；并且结构稳定性好，可靠性高，受电压、温度等外部环境因素影响小；本发明的FPGA内部实现环形振荡器结构简单，资源消耗少，FPGA内部互连线少，只消耗IDELAY资源，不占用LUT。
一种 fpga 内部实现环形振荡器方法

[发明专利]一种改善氧化物中掺杂浓度的方法-CN202310426661.X在审
发明人：魏轶聃;李幸和;刘国柱;魏敬和;赵伟;汤偲愉;刘勇;魏应强;隋志远;刘美杰;周颖 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-04-20 - 公布日： 2023-07-14 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种改善氧化物中掺杂浓度的方法，属于半导体器件技领域。本发明的方法包括构建含B或P原子掺杂的α‑SiO2晶体结构，并进行B或P原子掺杂的吉布斯形成能计算；通过改变α‑SiO2晶体结构的轴向方向形变度对B或P原子掺杂进行调控，以改变α‑SiO2中杂质含量，有效地改善场效应晶体管的电气性能。
一种改善氧化物掺杂浓度方法

1
2
3
4
5
6
7
8
9
10
11
下一页»
尾页
共 157 条