“陈颖图”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]一种高速串行总线与低速串行总线数据传输和转换方法-CN201811472072.0有效
发明人：郭京;邓豹;沈华;张晓曦;陈颖图;亢晓丽 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2018-12-04 - 公布日： 2023-08-18 - 主分类号： G06F13/38 文献下载
摘要：本发明属于总线技术领域，具体公开了一种高速串行总线与低速串行总线转换与传输方法，在FPGA中对高速串行总线和低速串行总线的的并行接口部分作封装，利用状态机或者组合逻辑，提取出有效数据，使得并行接口数据可以直接对缓存进行读写操作；本发明技术方案充分发挥了FPGA灵活性的特点，总线的转换方法灵活快速。且实现高速与低速串行总线转换时因为不需要主控芯片，既降低了功耗，又节约了成本，同时还提高了总线的传输效率，保证了系统的低功耗以及高性能设计，在嵌入式领域具有广阔的应用前景。
一种高速串行总线低速数据传输转换方法

[发明专利]一种强鲁棒性的嵌入式计算机引导加载程序的保护方法-CN202110242622.5有效
发明人：颜丰琳;冯毅;陈颖图;强凯;赵谦 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2021-03-04 - 公布日： 2023-05-23 - 主分类号： G06F21/57 文献下载
摘要：本发明属于机载嵌入式计算机领域，提供一种强鲁棒性的嵌入式计算机引导加载程序的保护方法，该方法将引导加载程序同时固化在SPI FLASH和NOR FLASH上，将SPI FLASH作为双余度设计中的备份电路使用；每次上电时，中央控制单元中的逻辑程序对NOR FLASH中的引导加载程序代码进行CRC校验，当校验失败，所述逻辑程序通过切换处理器启动方式，切换到SPI FLASH启动方式，先将SPI FLASH中的引导加载程序搬运到DDR3内存中，然后再将DDR3内存中的引导加载程序复制到NOR FLASH中，然后逻辑程序切换到LBC启动方式，通过NOR FLASH启动引导加载程序，最终实现自动烧写引导加载程序。此方法不需要借助烧写设备或者将产品返厂，节省了时间，降低了操作复杂度，具有良好的鲁棒性。
一种强鲁棒性嵌入式计算机引导加载程序保护方法

[发明专利]一种看门狗电路-CN202211327099.7在审
发明人：王萌;陈颖图;万寒月;魏婷;杨菊平;孟强 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2022-10-26 - 公布日： 2023-03-14 - 主分类号： G06F11/07 文献下载
摘要：本发明属于嵌入式计算机系统安全性电路技术领域，具体涉及一种看门狗电路，用于处理器电路的中断及复位控制；包括看门狗芯片；所述看门狗芯片采集所述处理器电路的喂狗信号，根据所述喂狗信号判断所述处理器电路是否运行正常，当不正常时首先向所述处理器电路发送中断请求，然后向所述处理器电路发送复位信号。本发明的看门狗电路输出的“狗叫”信号可以向处理器电路产生中断请求信号，在允许中断服务程序执行的前提下，看门狗在进一步无法恢复状态的情况下可以进一步实现对处理器电路的复位操作。
一种看门狗电路

[发明专利]一种通过FPGA快速加载PowerPC处理器上电配置信息的方法-CN201911189768.7有效
发明人：冯毅;陈颖图;韩振国;邓豹;雷偲凡;程小芩 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2019-11-28 - 公布日： 2022-12-06 - 主分类号： G06F9/4401 文献下载
摘要：本发明属于嵌入式计算机数据处理领域，具体涉及一种通过FPGA快速加载PowerPC处理器上电配置信息的方法，本方法适用于以FPGA为存储媒介加载PowerPC处理器上电配置信息(RCW)的硬件架构，解决了RCW结构复杂、生成工序繁琐，不易固化的问题。使用者通过本方法的RCW‑VHDL转化工具可快速地将处理器RCW信息转化为FPGA源码后，编译FPGA源码，生成目标文件，烧写目标文件以实现PowerPC配置信息在FPGA中的贮存。省去了处理器专门用于贮存RCW信息的硬件电路，减少了处理器的硬件成本，减少处理器开发过程中使用工具软件的数量。
一种通过 fpga 快速加载 powerpc 处理器配置信息方法

[发明专利]并行总线的全覆盖简化测试方法-CN202111633820.0在审
发明人：刘博;陈颖图;张曼;付洁;高毅;韩振国 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2021-12-29 - 公布日： 2022-05-06 - 主分类号： G06F11/22 文献下载
摘要：本发明的并行总线的全覆盖简化测试方法，属于嵌入式计算机领域。该方法包括并行总线地址和数据的掩码处理，形成靶向地址和靶向数据，并行总线靶向地址空间的写/读操作；判断靶向数据是否与向所述靶向地址读取数据相同，如是，并行总线测试合格，如否，并行总线测试不合格。本方法先对并行总线地址和数据进行掩码处理，形成靶向地址和靶向数据，其次对并行总线靶向地址空间进行写/读操作，最后比较靶向数据和读取数据，并记录测试结果。
并行总线覆盖简化测试方法

[发明专利]一种RapidIO总线系统的管理维护方法-CN202011227054.3有效
发明人：邓豹;赵谦;陈颖图;樊超;颜丰琳 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2020-11-05 - 公布日： 2022-02-11 - 主分类号： H04L12/40 文献下载
摘要：本发明公开一种RapidIO总线系统的管理维护方法，该技术方案采用板级集中、系统分布相结合的两级管理策略，RapidIO带外操作和带内操作两种管理维护方法，以及“主‑备”Host节点的热备份监控方式，提供可靠的RapidIO总线系统在线管理维护，实现RapidIO总线系统的实时监控、故障隔离和故障恢复等功能。本发明实施例解决嵌入式信号处理系统中的RapidIO总线网络存在配置管理难、突发流量大、数据传输冲突多、实时性要求高等问题。
一种 rapidio 总线系统管理维护方法

[发明专利]一种基于秒脉冲的可调精度时间获取方法-CN201811471449.0有效
发明人：冯毅;陈颖图;张曼;高群立;郭晓光;付洁 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2018-12-04 - 公布日： 2021-10-26 - 主分类号： H04J3/06 文献下载
摘要：提供了一种基于秒脉冲的可调精度时间获取方法，其中：PPC处理器接收由GPS接收机发出的UTC时间信息，进行解算后获得与GPS同步的时、分、秒数据；PPC处理器生成精度信息，将解算后获得的时、分、秒及秒以下数据和精度信息传递给FPGA时钟获取单元；FPGA时钟获取单元从本地时钟源接收本地时钟信号并从GPS接收机接收PPS信号，对接收到的时、分、秒及秒以下数据进行校准；FPGA时钟获取单元通过LBC总线将校准后的时、分、秒及秒以下数据发送回PPC处理器，以实现秒以下数据的校准。本方法时间精度配置灵活、获取时间精准度高。
一种基于脉冲可调精度时间获取方法

[发明专利]一种高覆盖率的数据处理模块测试方法和装置-CN202011376684.7在审
发明人：高毅;杨敬宝;何立军;陈颖图;刘博;韩振国 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2020-11-30 - 公布日： 2021-02-05 - 主分类号： G06F11/36 文献下载
摘要：本发明提供了一种高覆盖率的数据处理模块测试方法和装置，通过JTAG接口，用边界扫描技术接管处理器各管脚，对各个管脚发出测试编码，加载测试用例，验证处理器和桥接的功能；通过JTAG接口扫描桥接器管脚，访问桥接器配置资源，用测试序列对内存进行读写测试。本发明配置灵活、测试设备便携、操作简单，适用于外场故障定位和对外技术输出。只用加载测试用例目标码就可以完成故障定位，不用泄露模块各种软件资源，大大提高了数据处理模块的测试覆盖率。
一种覆盖率数据处理模块测试方法装置

[发明专利]一种嵌入式计算机系统异常复位的定位系统及方法-CN201911192103.1在审
发明人：强凯;邓豹;陈颖图;韩振国;付洁;施辰光 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2019-11-28 - 公布日： 2020-05-15 - 主分类号： G06F11/14 文献下载
摘要：本发明属于机载嵌入式计算机领域，涉及一种嵌入式计算机系统异常复位的定位系统及方法。解决开发阶段工作状态下发生异常复位追溯性差、排查难度大的问题，通过中央逻辑控制单元对系统的多种复位进行统一管理并监测，在系统处于工作状态时，中央逻辑控制单元可对发生的复位按照类型进行相应编码并写入非易失存储器，当复位为非预期异常复位时，维护状态下可通过读取非易失存储器的编码数据并解码后确定异常复位的类型。该方法可准确捕获异常复位发生时的复位类型并记录，为维护状态排查异常复位原因提供准确方向，提高排查效率，缩短开发周期，且该方法复用了系统的原有硬件资源，不增加额外硬件资源和成本。
一种嵌入式计算机系统异常复位定位系统方法

[发明专利]一种FPGA故障自恢复的电路及方法-CN201911192064.5在审
发明人： 陈颖图;冯毅;王爱林;张琰;张曼;雷偲凡 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2019-11-28 - 公布日： 2020-05-05 - 主分类号： G06F11/07 文献下载
摘要：本发明属于嵌入式计算机系统设计技术领域。具体涉及一种FPGA故障自恢复的电路及方法，解决现有技术中FPGA故障时，手动对计算机系统进行下电再上电操作造成的人为干预、不能及时恢复等问题。电路采用定时器产生定时脉冲，通过FPGA对三态驱动器进行输出控制，当FPGA正常工作时，禁止三态驱动器输出，当FPGA故障后，三态驱动器会将定时器产生的定时脉冲，输出给FPGA的加载启动信号，造成FPGA重新加载启动，以此来消除故障，使FPGA恢复正常工作。若FPGA加载失败或仍不能正常工作，则继续重启，直到FPGA能够正常工作为止。实现方式简单，不会增加系统负担，软件无需增加任何操作，适合被广泛应用。
一种 fpga 故障恢复电路方法

[发明专利]一种多机切换抢权方法-CN201911133683.7在审
发明人：付洁;陈颖图;赵谦;刘博;强凯;段泽伟 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2019-11-19 - 公布日： 2020-04-07 - 主分类号： G06F11/20 文献下载
摘要：本发明属于计算机系统设计领域领域，具体公开了一种多台计算机互为热备份切换抢权方法，主要是上电时抢权策略和故障时切换策略；本发明技术方案充分发挥了抢权控制线的线“与”功能，并且每个节点可自检测发送接收的数据与抢权控制线上是否一致，为多备份关键模块获得控制权提供了一种方法，满足系统多处理机和多任务的稳定性要求，在嵌入式领域具有一定的应用前景。
一种切换方法

[发明专利]一种基于USB端口的机载综合显示控制系统软件加载方法-CN201811471474.9在审
发明人：冯毅;刘硕;陈颖图;张曼;付洁;文圣丰 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2018-12-04 - 公布日： 2019-03-29 - 主分类号： G06F8/61 文献下载
摘要：本公开提供了一种基于USB端口的机载综合显示控制系统软件加载方法实现上述目的，所述机载综合显示控制系统包括飞行显示器和多功能控制面板，所述方法包括：USB接入过程：将存储有目标软件的USB存储设备插入多功能控制面板的USB接口中；FTP服务创建过程：多功能控制面板识别USB存储设备后，建立文件系统并创建FTP服务；以太网加载过程：飞行显示器通过FTP服务将目标软件下载至飞行显示器的缓存中，并将所述目标软件烧写至飞行显示器的非易失性存储器中。该方法解决了综合显示控制系统进行软件升级费时费工、易出错的问题。
飞行显示器多功能控制面板目标软件加载显示控制系统系统软件显示控制非易失性存储器缓存建立文件接入过程软件升级以太网烧写下载出错创建存储

[发明专利]一种基于ARINC661标准的显示界面编辑方法-CN201811472092.8在审
发明人：张曼;冯毅;刘硕;陈颖图;陈思宇;刘博 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2018-12-04 - 公布日： 2019-03-29 - 主分类号： G06F8/38 文献下载
摘要：本公开提供一种基于ARINC661标准的显示界面编辑方法，显示界面包括一个或多个图层，其中所述显示界面编辑方法包括：定义显示界面的XML脚本；利用可视化编辑器通过XML脚本实现所述一个或多个图层的管理；将显示界面的XML脚本保存，转换成能够被目标机解析的可执行二进制DF文件。该显示界面编辑方法满足了座舱显示系统的日益增长、复杂的图形化需求，大幅降低了DF设计人员的难度。
显示界面图层二进制可视化编辑器座舱显示系统可执行目标机图形化解析保存转换管理

[发明专利]一种扩展存储器访问空间的方法-CN201410737394.9在审
发明人： 陈颖图;林清;王爱林;张琰;曹彦荣;张锐 -专利权人：中国航空工业集团公司第六三一研究所
申请日： 2014-12-05 - 公布日： 2015-09-02 - 主分类号： G06F12/10 文献下载
摘要：本发明是一种扩展存储器访问空间的方法，包括以下步骤：1)通过IFC_CSO访问外部FLASH存储器；2)判断访问FLASH的高端空间还是低端空间，若访问高端空间，则进行步骤3)；若访问低端空间，则进行步骤4)；3)判断是访问FLASH的最高端空间还是较高端空间，如果访问最高端空间，则进行步骤3.1)；若访问较高端空间，则进行步骤3.5)；3.1)写FPGA内地址空间选择寄存器D1＝1，D0＝1；3.2)FPGA将FLASH高位地址A25输出为1，A24输出为1；3.3)对IFC_CSO进行读/写操作；3.4)访问到FLASH最高端空间；3.5)写FPGA内地址空间选择寄存器D1＝1，D0＝0；本发明采用CPLD或FPGA和软件共同实现，无须增加任何外围扩展电路，可节约研发成本；适用于FLASH、EPROM、EEPROM、SRAM、DPRAM、NVRAM等多种存储器访问的扩展。
一种扩展存储器访问空间方法

[实用新型]多通道Flash控制器-CN201420771613.0有效
发明人：张锐;韩强;邹晨;曹彦荣;陈颖图 -专利权人：中国航空工业集团公司第六三一研究所
申请日： 2014-12-05 - 公布日： 2015-04-15 - 主分类号： G06F13/16 文献下载
摘要：本实用新型提出了一种多通道Flash控制器，Flash控制器设置在FPGA逻辑控制芯片内，Flash控制器内设置多个通道，多个通道之间相互独立设置。本实用新型的多通道Flash控制器，采用基于FPGA的多通道控制Flash控制器技术，可以提高读写速度，同时便于移植和扩展。
通道 flash 控制器

1
2
下一页»
尾页
共 18 条