“邱进添”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果61个，建议您升级VIP下载更多相关专利

[发明专利]具有暴露的接合线的半导体器件封装件-CN202210565463.7在审
发明人：谭华;邱进添;姜卫挺;张会容;张聪;董少鹏;J·唐;R·赵 -专利权人：西部数据技术公司
申请日： 2022-05-23 - 公布日： 2023-08-25 - 主分类号： H01L25/18 文献下载
摘要：本发明公开了一种半导体器件封装件，该半导体器件封装件包括具有电路的第一基板、以一个在另一个之上的方式堆叠的半导体裸片以及彼此电连接的接合线。该接合线使半导体裸片彼此电耦接并电耦接到该电路。存在第一接合线，该第一接合线具有连接到第一半导体裸片的第一部分、连接到第二半导体裸片的第二部分以及该第一部分与该第二部分之间的中间部分。该半导体器件封装件还包括模塑料，该模塑料包封所述半导体裸片以及该第一接合线的该第一部分和该第二部分。该第一接合线的该中间部分沿着该模塑料的顶部平坦表面暴露。该半导体器件封装件可用于经由该暴露的中间部分将一个或多个其他半导体器件封装件耦接到其上。
具有暴露接合半导体器件封装

[发明专利]包含分支存储器裸芯模块的堆叠半导体装置-CN201810688532.7有效
发明人： 邱进添;S.巴加思;张聪;杨旭一;张亚舟 -专利权人：西部数据技术公司
申请日： 2018-06-28 - 公布日： 2023-06-20 - 主分类号： H10B41/35 文献下载
摘要：公开了一种半导体装置，其包含一个或多个集成存储器模块。每个集成存储器模块可以包含一对半导体裸芯，其一起作为单个的、集成的闪速存储器操作。在一个示例中，第一裸芯可以包含存储器单元阵列，并且第二裸芯可以包含诸如CMOS集成电路的逻辑电路。在一个示例中，第二裸芯可以在第一裸芯的边缘处或在第一裸芯的中央部分处倒装芯片地接合到第一裸芯。多个集成存储器模块可以堆叠在衬底上以形成半导体装置。
包含分支存储器模块堆叠半导体装置

[发明专利]包含分支存储器裸芯模块的垂直互连的半导体装置-CN201810689787.5有效
发明人：张亚舟;邱进添;张聪 -专利权人：西部数据技术公司
申请日： 2018-06-28 - 公布日： 2023-06-16 - 主分类号： H10B41/20 文献下载
摘要：公开了一种半导体装置，包含一个或多个集成存储器模块。每个集成存储器模块可以包含一对半导体裸芯，其一起作为单个的、集成的闪速存储器操作。在一个示例中，第一裸芯可以包含存储器单元阵列，并且第二裸芯可以包含诸如CMOS集成电路的逻辑电路。在一个示例中，第一裸芯包含一组接合垫，当第一和第二裸芯接合在一起时，该组接合垫保持为未覆盖的。然后可以在未覆盖的接合垫上形成导电柱。
包含分支存储器模块垂直互连半导体装置

[发明专利]具有改进的导电短柱覆盖度的半导体装置封装-CN202210535895.3在审
发明人：董少鹏;邱进添;姜卫挺;张会容;杨正雄;谭华;J·唐;郭睿 -专利权人：西部数据技术公司
申请日： 2022-05-17 - 公布日： 2023-04-28 - 主分类号： H01L23/552 文献下载
摘要：一种半导体装置封装包含多层衬底，所述多层衬底包含底部层和顶部层。一个或多个裸片安装在所述衬底的所述顶部层上且电耦合到所述顶部层。电磁干扰(EMI)屏蔽件囊封所述衬底和半导体裸片。第一多个导电短柱定位在所述衬底的所述顶部层的边缘周围。所述导电短柱中的每一个包含具有第一厚度且与所述EMI屏蔽件接触的边缘部分。第二多个导电短柱定位在所述衬底的所述底部层的边缘周围。所述第二多个导电短柱中的每一个包含具有小于所述第一厚度的第二厚度且与所述EMI屏蔽件接触的边缘部分。
具有改进导电覆盖半导体装置封装

[发明专利]半导体装置封装模流控制系统和方法-CN202210543004.9在审
发明人： 邱进添;谭华;杨正雄;姜卫挺;J·唐;董少鹏;史月全;R·赵 -专利权人：西部数据技术公司
申请日： 2022-05-18 - 公布日： 2023-04-07 - 主分类号： H01L23/16 文献下载
摘要：一种半导体封装包含：衬底，其具有顶部平坦表面；以及半导体裸片，其安装在所述衬底的所述顶部平坦表面上。接合线将所述半导体裸片电连接至所述衬底。流量控制挡块与所述衬底的所述顶部平坦表面一体地形成，且每一流量控制挡块在接近于所述接合线的位置处从所述衬底的所述顶部平坦表面突出。所述流量控制挡块减少电连接到所述衬底和半导体裸片的所述接合线中的线偏移的发生。
半导体装置封装控制系统方法

[发明专利]包含导电凸块以改善EMI/RFI屏蔽的半导体装置-CN202210140485.9在审
发明人： 邱进添;杜建娣;郑彬彬;郭睿;周增钰;余芬 -专利权人：西部数据技术公司
申请日： 2022-02-16 - 公布日： 2022-12-23 - 主分类号： H01L23/552 文献下载
摘要：一种半导体装置具有屏蔽以防止EMI和/或RFI辐射的传输和/或接收。所述半导体装置包括衬底，所述衬底包含所述衬底的外围周围的接地接触垫，所述接地接触垫暴露在所述衬底的一个或多个边缘处。可在所述接触垫上形成由金或其它非氧化导电材料制成的凸块，例如使用超声波焊接去除所述接触垫与所述导电凸块之间的氧化层。所述导电凸块电耦合到施加在所述半导体装置的所述外围周围的导电涂层。
包含导电改善 emi rfi 屏蔽半导体装置

[发明专利]包含竖直指状触点的半导体装置-CN202210141291.0在审
发明人：叶宁;纪忠立;邱进添;余芬 -专利权人：西部数据技术公司
申请日： 2022-02-16 - 公布日： 2022-12-16 - 主分类号： H01L23/498 文献下载
摘要：一种半导体装置具有形成在具有柔性的侧部分的衬底中的竖直指状触点。指状触点形成在所述衬底的所述柔性侧部分的一个或多个边缘附近。在将半导体裸片安装到且电耦合到所述衬底之后，可通过将所述装置放置在包含上部和下部模板的模套中来囊封所述半导体装置。所述下部模板的大小小于所述衬底，使得包含所述指状触点的所述衬底的所述柔性侧部分竖直向上折叠以装配在所述模具内。
包含竖直触点半导体装置

[发明专利]热电半导体装置及其制作方法-CN202210139623.1在审
发明人： S·钱德兰;杜建娣;张亚洲;郑彬彬;瞿文彬;邱进添 -专利权人：西部数据技术公司
申请日： 2022-02-15 - 公布日： 2022-11-08 - 主分类号： H01L21/50 文献下载
摘要：一种热电半导体装置包含安装在衬底上的散热半导体模块和快闪存储器裸片堆叠。所述散热模块包括例如控制器的第一半导体裸片和例如热电半导体裸片的第二半导体裸片以在操作期间冷却所述第一半导体裸片。所述热电半导体裸片可在晶片级安装到所述控制器裸片。
热电半导体装置及其制作方法

[发明专利]具有矩阵冷却的数据中心3D固态驱动-CN201711383612.3有效
发明人： 邱进添;姬忠礼;H.塔基亚 -专利权人：晟碟信息科技（上海）有限公司
申请日： 2017-12-20 - 公布日： 2022-03-01 - 主分类号： H01L27/11578 文献下载
摘要：公开了一种固态驱动，所述固态驱动包含用于数据中心的半导体器件的共面阵列，以及用于冷却所述半导体器件的共面阵列的系统。所述半导体器件可以以栅格图案布置，彼此间隔开，以便在所述半导体器件周围和半导体器件之间限定流动路径或冷却通道的行和列。
具有矩阵冷却数据中心固态驱动

[发明专利]高速存储卡的侧面接触垫-CN202010580597.7在审
发明人：马世能;杨旭一;廖致钦;邱进添;黄金香 -专利权人：西部数据技术公司
申请日： 2020-06-23 - 公布日： 2021-12-24 - 主分类号： H01L23/16 文献下载
摘要：一种存储卡，包括存储卡主体，其尺寸被设置成容纳至少一个集成电路裸芯封装体。在某些实施例中，存储卡主体包括与第二表面间隔开的第一表面和连接第一表面到第二表面的多个侧表面。存储卡还包括设置在多个侧表面中的至少一个侧表面上的接触垫。接触垫包括第一导电层、第二导电层和设置在第一导电层和第二导电层之间的绝缘层。
高速存储侧面接触

[发明专利]包含垂直引线键合体的半导体装置-CN202010441574.8在审
发明人：狄晓峰;严俊荣;陈治强;王伟利;路昕;邓琪;C.Y.吴;张聪;杨晨璘;邱进添 -专利权人：西部数据技术公司
申请日： 2020-05-22 - 公布日： 2021-11-26 - 主分类号： H01L23/498 文献下载
摘要：一种半导体装置，包含装置的衬底接触指上的引线键合体的垂直列。半导体裸芯安装在衬底上，并且电耦接到衬底，使得半导体裸芯的组可以具有延伸到衬底上的相同接触指的键合引线。通过将这些引线以垂直列键合到接触指，而不是接触指上的分开的、并排的引线键合体，可以减小接触指的面积。
包含垂直引线合体半导体装置

[发明专利]具有减小的底部填充面积的倒装芯片封装体-CN202010348518.X在审
发明人：张亚舟;邱进添;杜见第;瞿文彬 -专利权人：西部数据技术公司
申请日： 2020-04-28 - 公布日： 2021-10-29 - 主分类号： H01L21/56 文献下载
摘要：倒装芯片封装体和组装倒装芯片封装体的方法，包含：将裸芯定位在衬底上，并将底部填充材料引入到裸芯与衬底之间的空间中，其中底部填充材料的一部分延伸超出裸芯的边缘并形成填角(fillet)，填角至少部分地围绕裸芯。底部填充材料固化，并且填角的一部分被移除以减小填角的面积。
具有减小底部填充面积倒装芯片封装

[发明专利]用于密集堆叠管芯封装的丝线键合焊盘设计-CN201911127224.8在审
发明人：杨旭一;肖富强;张聪;邱进添;王国建 -专利权人：西部数据技术公司
申请日： 2019-11-18 - 公布日： 2021-05-18 - 主分类号： H01L23/538 文献下载
摘要：本申请题为“用于密集堆叠管芯封装的丝线键合焊盘设计”。本申请公开了用于3D封装的系统、方法和设备。在一些实施例中，半导体封装件包括第一管芯和第二管芯。第一管芯包括在第一管芯的顶部上并靠近第一管芯的第一边缘的第一键合焊盘。第二管芯包括在第二管芯的顶部上并靠近第二管芯的第二边缘的第二键合焊盘。柱位于第二键合焊盘上。第一管芯被安装在第二管芯的顶部上，使得第一边缘平行于第二边缘并且从第二边缘偏移，从而暴露出柱。丝线被键合到柱的键合表面并且被键合到第一键合焊盘的键合表面。
用于密集堆叠管芯封装丝线键合焊盘设计

[发明专利]包含虚设下拉式引线键合体的半导体装置-CN201810418341.9有效
发明人：陈含笑;廖致钦;邱进添 -专利权人：晟碟信息科技（上海）有限公司
申请日： 2018-05-04 - 公布日： 2021-04-20 - 主分类号： H01L23/52 文献下载
摘要：公开了一种半导体装置，其包含基板上的半导体裸芯的堆叠体，其中使用虚设引线键合体将堆叠体中的半导体裸芯引线键合到基板。每个虚设引线键合体具有刚度，使得虚设引线键合体一同有效地将裸芯堆叠体拉向基板和/或向下保持抵靠基板。
包含虚设下拉引线合体半导体装置

[发明专利]集成电子元件模块、包含其的半导体封装体及其制造方法-CN201910728015.2在审
发明人：张聪;邱进添;杨旭一;邓琪 -专利权人：西部数据技术公司
申请日： 2019-08-08 - 公布日： 2021-02-09 - 主分类号： H01L25/18 文献下载
摘要：一种无衬底的集成电子元件模块，用于半导体封装体中，所述集成电子元件模块包括至少两个电子元件，所述至少两个电子元件中的每一个电子元件具有第一电连接体；以及第一模塑料，包封所述至少两个电子元件，所述第一模塑料包括所述集成电子元件模块的第一平坦表面和相对的第二平坦表面，其中，所述第一电连接体中的每一个直接暴露于所述集成电子元件模块的第一平坦表面上。此外，提供了一种包含所述集成电子元件模块的半导体封装体及其制造方法。
集成电子元件模块包含半导体封装及其制造方法

1
2
3
4
5
下一页»
尾页
共 61 条