专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果32个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置-CN201910180105.2有效
  • 西胁达也 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2019-03-11 - 2023-10-13 - H01L29/78
  • 实施方式提供一种能够提高耐压的半导体装置,其具备:第一导电型的第一半导体层;第一导电型的第二半导体层;第二导电型的第一半导体区域;第一导电型的第二半导体区域;第一电极,与第二半导体区域电连接;第二电极,隔着第一绝缘膜配置在第一沟槽内;多个柱状的第一场板电极,与第一电极电连接,夹着第二电极,隔着第二绝缘膜而配置在孔内;多个第三电极,从第一绝缘膜的端部延伸,隔着第三绝缘膜配置在第二沟槽内,从第二电极的端部以条状延伸;多个第二场板电极,与第一场板电极分离,隔着第四绝缘膜配置在第三沟槽内,经由第一电极与第一场板电极电连接,夹着或包围第三电极,并以条状延伸;以及第四电极,与第二电极和第三电极电连接。
  • 半导体装置
  • [发明专利]半导体装置及其制造方法-CN202210805135.X在审
  • 西胁达也;下条亮平;末代知子 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2022-07-08 - 2023-09-26 - H01L27/02
  • 实施方式提供能够提高生产性的半导体装置及其制造方法。实施方式的半导体装置包括第1电极、多个单位元件区域及分区区域。各单位元件区域包括第1半导体部分、第2电极及第1导电部。第1半导体部分包括设置于第1电极之上的第1导电型的第1半导体区域、设置于第1半导体区域之上的第2导电型的第2半导体区域及设置于第2半导体区域之上的第1导电型的第3半导体区域。第2电极设置于第2、3半导体区域之上并与第2、3半导体区域电连接。第1导电部包括隔着第1绝缘膜而与第2半导体区域相对的部分。多个单位元件区域彼此包括至少一部分的共通模式。分区区域包括与第1半导体部分连续的第2半导体部分并将多个单位元件区域分区。
  • 半导体装置及其制造方法
  • [发明专利]半导体装置及其制造方法-CN202210683747.6在审
  • 富田幸太;白石达也;西胁达也 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2022-06-16 - 2023-09-19 - H01L29/78
  • 实施方式提供能够抑制特性恶化的半导体装置及其制造方法。根据一个实施方式,半导体装置具有半导体层、设置于所述半导体层上的第1绝缘膜、设置于所述第1绝缘膜上的栅极布线和设置于所述第1绝缘膜上的源极电极。所述装置还具有设置于所述栅极布线及所述源极电极上、包含夹在所述栅极布线与所述源极电极之间的部分的第2绝缘膜,以及设置于所述半导体层下的漏极电极。并且,所述第1绝缘膜的上表面包含磷的浓度为第1值的第1区域和磷的浓度为比所述第1值高的第2值的第2区域。所述第1区域存在于所述半导体层与所述栅极布线或者所述源极电极之间,所述第2区域存在于所述半导体层与所述第2绝缘膜的所述部分之间。
  • 半导体装置及其制造方法
  • [发明专利]半导体装置-CN202010057721.1有效
  • 西胁达也 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2020-01-19 - 2023-08-29 - H01L29/78
  • 实施方式提供能够减小导通电阻的半导体装置。半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第1绝缘部、第2电极、栅极电极、第2绝缘部以及第3电极。第2电极设置在第1绝缘部中,具有在第2方向上与第1半导体区域对置的部分。栅极电极设置在第1绝缘部中,在第2方向上隔着栅极绝缘层而与第2半导体区域对置,与第2电极电分离。第2绝缘部与第1绝缘部相连。第2绝缘部的第1方向上的长度比第1半导体区域与第2电极之间的第1绝缘部的厚度长。第2绝缘部的第2方向上的长度比第1绝缘部的厚度的2倍短。第3电极与第2半导体区域、第3半导体区域以及第2电极电连接。
  • 半导体装置
  • [发明专利]半导体装置及其制造方法-CN202010107193.6有效
  • 加藤浩朗;稻田充郎;白石达也;西胁达也;小林研也 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2020-02-21 - 2023-08-15 - H01L29/78
  • 实施方式提供能够获得高耐压、低导通电阻的半导体装置及其制造方法。实施方式的半导体装置具备:半导体部;电极,设置于上述半导体部上;及位于上述半导体部与上述电极之间的控制电极以及多个场电极。上述控制电极配置于第1沟槽的内部,从上述半导体部电绝缘。上述场电极配置于第2沟槽的内部,通过第3绝缘膜从上述半导体部电绝缘。上述第3绝缘膜包含第1绝缘部和比上述第1绝缘部薄的第2绝缘部。在上述多个场电极中的1个场电极与上述半导体部之间存在的第3绝缘膜中,上述第1绝缘部位于上述1个场电极和与上述1个场电极最接近的别的场电极之间。上述第2绝缘部与上述第1绝缘部相邻,位于上述1个场电极与其他场电极之间。
  • 半导体装置及其制造方法
  • [发明专利]半导体装置-CN202110259415.0有效
  • 菊地拓雄;川口雄介;西胁达也;薮原秀彦 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2021-03-10 - 2023-08-15 - H01L29/06
  • 具有第一电极、包含绝缘部及导电部的构造体、栅极电极和第二电极。绝缘部在与从第一电极朝向第一半导体区域的第一方向垂直的第二方向和与第一方向垂直且与第二方向相交的第三方向上与第一半导体区域的一部分、第二半导体区域及第三半导体区域并列。导电部设置于绝缘部中,并具有在第二方向及第三方向上与第一半导体区域对置的部分。栅极电极在第二方向及第三方向上与第二半导体区域对置。第二电极设置于第二半导体区域、第三半导体区域及构造体上,与第二半导体区域、第三半导体区域及导电部电连接。构造体沿着第二方向及第三方向设置多个。在与第一方向垂直的方向上的绝缘部的厚度μm与半导体装置的产品耐压V之比μm/V为0.0055以下。
  • 半导体装置
  • [发明专利]半导体装置-CN202210728679.0在审
  • 菊地拓雄;西胁达也 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2022-06-24 - 2023-03-24 - H01L29/78
  • 本发明提供一种半导体装置,该半导体装置具有高击穿电压。半导体装置具备半导体部、第一至第四电极和第一及第二绝缘膜。第一及第二电极分别设于半导体部的背面上及表面侧。第三电极及第四电极延伸到半导体部中。第四电极将设有多个第三电极的区域包围。第一绝缘膜设于半导体部与第三电极之间,第二绝缘膜设于半导体部与第四电极之间。第四电极包含分别在沿着背面的第一至第三方向上延伸的第一至第三部分。第一方向与第一方向正交,第三方向与第一方向及第二方向交叉。多个第三电极被配置为,在沿第一方向及第三方向分别相邻的两个第三电极之间,相邻的两个第一绝缘膜的间隔最小。
  • 半导体装置
  • [发明专利]半导体装置-CN202210728748.8在审
  • 菊地拓雄;西胁达也 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2022-06-24 - 2023-03-24 - H01L29/78
  • 本发明提供一种半导体装置,其具有高击穿电压。半导体装置具备半导体部、第一至第四电极和第一及第二绝缘膜。所述半导体部包含第一导电型的第一半导体层和第二导电型的第二半导体层。所述第一及第二电极分别设于所述半导体部的背面上以及表面侧。所述第二半导体层设于所述第一半导体层与所述第二电极之间。所述第三电极从所述半导体部的所述表面侧通过所述第二半导体层延伸到所述第一半导体层中。第四电极从所述半导体部的所述表面侧延伸到所述第一半导体层中,且包围所述第二半导体层。所述第一绝缘膜设于所述半导体部与所述第三电极之间。所述第二绝缘膜设于所述半导体部与所述第四电极之间,且具有比所述第一绝缘膜的膜厚更厚的膜厚。
  • 半导体装置
  • [发明专利]半导体装置-CN202210136871.0在审
  • 西胁达也;可知刚;德山周平 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2022-02-15 - 2023-03-14 - H01L29/40
  • 实施方式提供能进行高速切换的半导体装置。实施方式的半导体装置具备第一电极,设于第一电极上的第一导电型的第一半导体层,从第一半导体层的上表面向下方延伸的柱状的第一绝缘膜,设于第一绝缘膜中且沿上下方向延伸的柱状的第二电极,局部地设于第一半导体层的上层部、经由第一半导体层与第一绝缘膜相邻的第二导电型的第二半导体层,局部地设于第二半导体层的上层部的第一导电型的第三半导体层,与第一半导体层的上表面相比设于更靠上方、从上方观察时与第一绝缘膜、第一半导体层以及第二半导体层的一部分重叠的第三电极,与第三电极的上端相比设于更靠上方的第四电极,设于第三电极与第四电极、第一半导体层以及第二半导体层之间的第二绝缘膜。
  • 半导体装置
  • [发明专利]半导体装置-CN202111611750.9在审
  • 马场祥太郎;加藤浩朗;下村纱矢;西胁达也 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2021-12-27 - 2023-03-10 - H01L29/78
  • 实施方式提供能够调整源极电阻的半导体装置。实施方式的半导体装置具备:第一电极;第二电极;半导体部件,设置于所述第一电极与所述第二电极之间;第三电极;多个第四电极;以及第五电极。所述第三电极设置于所述半导体部件内,在与从所述第一电极朝向所述第二电极的第一方向正交的第二方向上延伸。所述第四电极与所述第二电极连接,沿着所述第二方向被设置有多个。所述第五电极设置于所述半导体部件内的所述第一电极与所述多个第四电极之间,沿所述第二方向延伸,与所述多个第四电极连接,与所述第一电极分离。
  • 半导体装置
  • [发明专利]半导体装置-CN202110878899.7在审
  • 西胁达也 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2021-08-02 - 2022-09-27 - H01L25/07
  • 实施方式的半导体装置具备多个半导体元件、绝缘部件、第1端子、第2端子和多个控制端子。上述多个半导体元件分别包括半导体部、上述半导体部的背面上的第1电极、表面上的第2电极和上述表面上的控制电极,并且在从上述第1电极朝向上述第2电极的第1方向上排列。上述多个半导体元件被串联连接,包括一端的第1元件和另一端的第2元件。上述绝缘部件具有面向上述第1元件的第1表面和面向上述第2元件的第2表面。上述第1端子与上述第1元件的上述第1电极电连接,上述第2端子与上述第2元件的上述第2电极电连接,上述多个控制端子与上述控制电极电连接。上述第2端子及上述多个控制端子设在上述第1表面侧及上述第2表面侧的某一侧。
  • 半导体装置
  • [发明专利]半导体装置-CN202210727614.4在审
  • 西胁达也;大麻浩平;松叶博;相田喜久夫;洪洪 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2018-08-20 - 2022-09-23 - H01L29/78
  • 一种抑制了在恢复动作时产生破坏的半导体装置。半导体装置具备:第1导电型的第1半导体区域;第2导电型的基底区域,形成在上述第1半导体区域之上;多个栅极电极,贯通上述基底区域而到达上述第1半导体区域;多个栅极绝缘膜,形成于上述多个栅极电极的每个栅极电极的周围;第1区域,是处于上述多个栅极绝缘膜之间的多个区域中的形成有第1导电型的源极区域的区域;第2区域,在上述多个区域中,位于上述第1区域的末端区域,未形成有上述源极区域;第1宽度的第1接触部,形成于上述第1区域,将上述基底区域与源极电极电连接;以及比上述第1宽度宽的第2宽度的第2接触部,形成于上述第2区域,将上述基底区域与上述源极电极电连接。
  • 半导体装置
  • [发明专利]半导体装置-CN201810946471.X有效
  • 西胁达也;大麻浩平;松叶博;相田喜久夫;洪洪 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2018-08-20 - 2022-07-26 - H01L29/78
  • 实施方式提供一种抑制了在恢复动作时产生破坏的半导体装置。实施方式的半导体装置具备:第1导电型的第1半导体区域;第2导电型的基底区域,形成在上述第1半导体区域之上;多个栅极电极,贯通上述基底区域而到达上述第1半导体区域;多个栅极绝缘膜,形成于上述多个栅极电极的每个栅极电极的周围;第1区域,是处于上述多个栅极绝缘膜之间的多个区域中的形成有第1导电型的源极区域的区域;第2区域,在上述多个区域中,位于上述第1区域的末端区域,未形成有上述源极区域;第1宽度的第1接触部,形成于上述第1区域,将上述基底区域与源极电极电连接;以及比上述第1宽度宽的第2宽度的第2接触部,形成于上述第2区域,将上述基底区域与上述源极电极电连接。
  • 半导体装置
  • [发明专利]半导体装置-CN201810052145.4有效
  • 西胁达也;一关健太郎;相田喜久夫;大麻浩平;洪洪;松叶博 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2018-01-19 - 2022-06-28 - H01L29/40
  • 本发明的实施方式提供能够提高具有沟槽场板构造的纵型晶体管的耐压的半导体装置。实施方式的半导体装置具备:具有第1面和第2面的半导体层;第1电极;第2电极;在第1方向上延伸的多个第1沟槽;包围多个第1沟槽的第2沟槽;设置在第1沟槽中的栅极电极及第1场板电极;第1绝缘层,具有设置在第1沟槽中并具有第1膜厚的第1部分、具有比第1膜厚厚的第2膜厚的第2部分、和具有比第2膜厚厚的第3膜厚的第3部分;设置在第2沟槽中的第2场板电极;设置在第2沟槽中的第2绝缘层;设置在半导体层中的第1导电型的第1半导体区域、第2导电型的第2半导体区域、以及第2导电型的第3半导体区域。
  • 半导体装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top