“菅原昭雄”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储装置以及存储器系统-CN201910580328.8有效
发明人： 菅原昭雄;吉原正浩 -专利权人：铠侠股份有限公司
申请日： 2019-06-28 - 公布日： 2023-10-17 - 主分类号： G11C16/08 文献下载
摘要：实施方式提供一种能够提高处理能力的半导体存储装置以及存储器系统。根据实施方式，半导体存储装置包含：第1及第2平面(PBP)，分别包含存储单元阵列(20)，该存储单元阵列(20)包含至少能够保存第1及第2数据的多个存储单元；控制电路(16)；以及输入输出电路(10)。第1数据(低页)通过第1读出动作(BR)确定。第2数据(上页)通过第2读出动作(AR)及第3读出动作(CR)确定。在接收到第1读出命令的情况下，控制电路从第1平面读出第1数据，从第2平面读出第2数据。在接收到第2读出命令的情况下，控制电路从第1平面读出第2数据，从第2平面读出第1数据。
半导体存储装置以及存储器系统

[发明专利]存储装置-CN201910599218.6有效
发明人： 菅原昭雄;半田贵也;矶村亮辅;上原一人;佐藤淳一;浅冈典央;山冈雅史;沙納德·布什納克;柴崎谦;熊崎规泰;寺田有里 -专利权人：铠侠股份有限公司
申请日： 2019-07-04 - 公布日： 2023-10-13 - 主分类号： G11C16/08 文献下载
摘要：本发明的实施方式提高存储装置的特性。本发明的实施方式的存储装置包含：存储单元阵列；电压产生电路，产生供给到存储单元阵列的电压；输入输出电路，接收表示存储单元阵列内的区域的地址；及控制电路，控制存储单元阵列的动作；且电压产生电路在接收地址的过程中产生电压。
存储装置

[发明专利]存储器系统-CN202210696772.8在审
发明人：柴崎健太;进藤佳彦;平嶋康伯;菅原昭雄;长坂繁辉;中村大;萩原洋介 -专利权人：铠侠股份有限公司
申请日： 2022-06-20 - 公布日： 2023-09-22 - 主分类号： G11C16/26 文献下载
摘要：实施方式提高存储器系统的处理能力。根据实施方式，存储器系统包括包含存储单元阵列(111)的存储器芯片(11)、及控制存储器芯片的存储器控制器(20)。在存储单元阵列中，存储在存储器芯片启动时执行的第1动作(POR)中所使用的第1数据(芯片启动数据)。存储器芯片在从存储器控制器接收到第1数据的情况下，在第1动作中不从存储单元阵列读出第1数据，而在未从存储器控制器接收到第1数据的情况下，在第1动作中从存储单元阵列读出第1数据。
存储器系统

[发明专利]存储器系统-CN202211026322.4在审
发明人：黑泽武寿;菅原昭雄;阿部光弘;藤川尚志;长井裕士;吕钊 -专利权人：铠侠股份有限公司
申请日： 2022-08-25 - 公布日： 2023-09-12 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种能够良好地进行动作的存储器系统。存储器系统具有多个半导体存储装置及控制装置。半导体存储装置具有：第1电源垫、供输入第1信号至第4信号的第1信号垫至第4信号垫、存储单元阵列、感测放大器、数据寄存器、及能够执行数据输出动作的控制电路。控制装置在第1电源垫被供给电源后，进行模式设定动作，所述模式设定动作是在切替第1信号或第2信号中至少任一个的状态下，切换第3信号；然后，进行初始设定动作，所述初始设定动作是对半导体存储装置供给电源接通读取命令；然后，向半导体存储装置发送指示数据输出动作的数据输出命令，半导体存储装置经由第2信号垫撷取数据输出命令。
存储器系统

[发明专利]存储器系统-CN202080107894.8在审
发明人： 菅原昭雄;藤生政树 -专利权人：铠侠股份有限公司
申请日： 2020-12-28 - 公布日： 2023-08-22 - 主分类号： G06F12/06 文献下载
摘要：本发明的一实施方式的存储器系统包括：第1芯片，包含第1平面、以及第1输入输出电路；以及控制器，能够发出用于控制第1芯片的指令。第1平面包含：第1存储单元阵列；以及第1锁存电路，能够存储从第1存储单元阵列读出的第1读出数据。第1输入输出电路包含能够从第1锁存电路取入第1读出数据的第1FIFO电路。控制器可于在第1平面中执行读出动作的期间内，向第1芯片发送第1指令，所述第1指令命令第1读出数据从第1锁存电路向第1FIFO电路的取入。
存储器系统

[发明专利]半导体存储装置-CN201811557485.9有效
发明人：今本哲広;菅原昭雄 -专利权人：铠侠股份有限公司
申请日： 2018-12-19 - 公布日： 2023-06-06 - 主分类号： G11C16/10 文献下载
摘要：本发明的实施方式提供一种能够抑制写入动作的时延增加的半导体存储装置。实施方式的半导体存储装置具备：第1平面及第2平面，各自包含含有多个存储单元的存储单元阵列；输入输出电路，以从控制器接收要写入到所述存储单元阵列的数据的方式构成；以及控制电路。所述第1平面还包含：第1感测放大器电路，电连接在所述第1平面内的所述多个存储单元中的第1存储单元；及第1锁存电路，串联连接在所述输入输出电路与所述第1感测放大器电路之间。所述控制电路构成为，当接收到指示对所述第1存储单元的第1写入动作的第1指令时，在伴随所述第1写入动作的所述第1锁存电路的使用完成之前受理第2指令，所述第2指令指示对所述第2平面内的所述多个存储单元中的第2存储单元的第2写入动作。
半导体存储装置

[发明专利]半导体存储装置以及存储器系统-CN202080105065.6在审
发明人： 菅原昭雄;平嶋康伯;常盤直哉 -专利权人：铠侠股份有限公司
申请日： 2020-09-23 - 公布日： 2023-05-09 - 主分类号： G11C5/06 文献下载
摘要：本发明的实施方式的半导体存储装置包含第1引脚、第1接收电路、以及第1终端电路。第1引脚接收第1信号、以及具有比第1信号小的振幅的第2信号。第1接收电路连接于第1引脚，基于第1信号与第1电压的比较，输出第3信号。另外，第1接收电路基于第2信号与第2电压的比较，输出具有比第3信号小的振幅的第4信号。第1终端电路连接于第1引脚，在第1引脚接收第1信号的情况下成为禁用状态，在接收第2信号的情况下成为启用状态。
半导体存储装置以及存储器系统

[发明专利]半导体存储装置以及存储系统-CN201810906810.1有效
发明人：佐藤淳一;菅原昭雄 -专利权人：铠侠股份有限公司
申请日： 2018-08-10 - 公布日： 2023-04-28 - 主分类号： G11C16/10 文献下载
摘要：实施方式提供在暂时中断编程动作来进行读出动作的序列中能够使性能提高的半导体存储装置以及存储系统。实施方式的半导体存储装置包括第1面以及第2面、与第1面对应设置的第1读出放大器、第1锁存电路以及第2锁存电路、与第2面对应设置的第2读出放大器、第3锁存电路以及第4锁存电路、和控制电路24。控制电路24连续从外部接收编程指令以及读出指令，将第1锁存电路的读出数据与第2锁存电路的编程数据交换，将第2锁存电路的读出数据向外部输出，在从外部接收到转送指令的情况下，将第1锁存电路的编程数据向第2锁存电路转送。
半导体存储装置以及存储系统

[发明专利]半导体存储装置-CN202210600164.2在审
发明人：吕钊;长井裕士;菅原昭雄;黑泽武寿;小柳胜 -专利权人：铠侠股份有限公司
申请日： 2022-05-27 - 公布日： 2023-02-03 - 主分类号： G11C11/4063 文献下载
摘要：本发明提供一种高速动作的半导体存储装置。半导体存储装置具有：第1焊垫，能收发第1时点信号；第2焊垫，能根据第1时点信号收发数据信号；第3焊垫，能接收第2时点信号；第4焊垫，能根据第2时点信号接收控制信息；存储单元阵列；感测放大器，与所述存储单元阵列连接；第1寄存器，与所述感测放大器连接；第2寄存器，能存储第1控制信息；第3寄存器，能存储第2控制信息；及控制电路，能执行从第1焊垫输出存储在第1寄存器的数据的数据输出。基于与i个周期量的第2时点信号对应的对第4焊垫的输入，将第1控制信息存储在第2寄存器。基于与j个周期量的第2时点信号对应的对第4焊垫的输入，将第2控制信息存储在第3寄存器。
半导体存储装置

[发明专利]存储装置及存储系统-CN202211189397.4在审
发明人： 菅原昭雄;长井裕士 -专利权人：铠侠股份有限公司
申请日： 2016-07-13 - 公布日： 2022-12-16 - 主分类号： G11C16/08 文献下载
摘要：本发明涉及一种存储装置及存储系统。本发明的存储装置具备：存储单元阵列，存储数据；控制电路，响应指令对存储单元阵列进行控制；及接收器，基于第1信号、第2信号、或地址及指令的运算结果成为活动状态，能够接收指令或数据。
存储装置存储系统

[发明专利]存储装置-CN201680086817.2有效
发明人： 菅原昭雄;长井裕士 -专利权人：铠侠股份有限公司
申请日： 2016-07-13 - 公布日： 2022-10-21 - 主分类号： G11C16/06 文献下载
摘要：本发明的存储装置具备：存储单元阵列，存储数据；控制电路，响应指令对存储单元阵列进行控制；及接收器，基于第1信号、第2信号、或地址及指令的运算结果成为活动状态，能够接收指令或数据。
存储装置

[发明专利]半导体存储装置-CN202110929937.7在审
发明人： 菅原昭雄;吕钊;黑泽武寿;长井裕士 -专利权人：铠侠股份有限公司
申请日： 2021-08-13 - 公布日： 2022-10-04 - 主分类号： G11C11/22 文献下载
摘要：本发明的一实施方式提供一种高速动作的半导体存储装置。一实施方式的半导体存储装置具备：第1焊垫，接收第1信号；第2焊垫，接收第2信号；第1存储单元阵列；第1感测放大器，连接在第1存储单元阵列；第1数据寄存器，连接在第1感测放大器，能够存储从第1存储单元阵列读出的用户数据；以及控制电路，能够执行以第1存储单元阵列为对象的动作。第1存储单元阵列具备多个第1存储器串。多个第1存储器串分别具备多个第1存储单元晶体管。另外，所述半导体存储装置在第1模式下，经由第1焊垫取得指示动作的指令集。另外，该半导体存储装置在第2模式下，经由第2焊垫取得指示动作的指令集。
半导体存储装置

[发明专利]半导体存储装置以及存储系统-CN201980102133.0在审
发明人： 菅原昭雄 -专利权人：铠侠股份有限公司
申请日： 2019-11-29 - 公布日： 2022-07-08 - 主分类号： G11C5/04 文献下载
摘要：本发明的半导体存储装置具备第1存储部，所述第1存储部存储：第1唯一编号，被固有地分配；以及第1芯片地址，比特数少于所述第1唯一编号，可与其它半导体存储装置识别。
半导体存储装置以及存储系统

[发明专利]半导体存储装置-CN201710651121.6有效
发明人：葛西骏;永尾理;本间充祥;原田佳和;菅原昭雄 -专利权人：铠侠股份有限公司
申请日： 2017-08-02 - 公布日： 2022-03-04 - 主分类号： G11C16/34 文献下载
摘要：实施方式的半导体存储装置具有存储单元(MT)、位线(BL)及读出放大器(15)。写入动作重复包含编程与第1及第2验证的编程循环。编程包含：第1编程，在第1验证失败的情况下执行；及第2编程，在第1验证通过但第2验证失败的情况下执行。第2验证基于第1条件而执行。在未中断写入动作的情况下，第1验证基于与第1条件不同的第2条件而执行，在已中断写入动作的情况下，重新开始写入动作后的最初的第1验证基于与第1及第2条件不同的第3条件而执行。
半导体存储装置

[发明专利]半导体存储装置及存储器系统-CN201710136131.6有效
发明人：宇都宮裕子;清水孝洋;进藤佳彦;菅原昭雄;山村俊雄 -专利权人：东芝存储器株式会社
申请日： 2017-03-08 - 公布日： 2021-06-25 - 主分类号： G11C16/26 文献下载
摘要：实施方式提供一种半导体存储装置及存储器系统，能够在使用保持着写入动作重新开始所需的数据的锁存电路执行了读取动作之后，重新开始写入动作。一实施方式的半导体存储装置具备：第1读出放大器单元，包含能够保持数据的第1锁存电路；及控制部。所述控制部执行：第1动作，在写入动作中断后且接收指示读取动作的第1指令前，将保持在所述第1锁存电路、且包含所述中断的写入动作的检验结果的第1数据传送到所述第1读出放大器单元的外部；及第2动作，在所述读取动作结束后且接收指示重新开始所述中断的写入动作的第2指令前，将传送到所述第1读出放大器单元的外部的第1数据传送到所述第1锁存电路。
半导体存储装置存储器系统

1
2
下一页»
尾页
共 17 条