“罗富铭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果38个，建议您升级VIP下载更多相关专利

[发明专利]半导体封装结构及其制备方法-CN202311135443.7在审
发明人：李宗怿;罗富铭;唐彬杰;潘波;杨文豪;钱佳成 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-09-05 - 公布日： 2023-10-13 - 主分类号： H01L23/538 文献下载
摘要：本公开涉及一种半导体封装结构及其制备方法。该半导体封装结构，包括：晶圆级桥接载体，以及分别位于晶圆级桥接载体的上下表面的第一层结构和第二层结构。晶圆级桥接载体包括：介电图案层，设有多个通孔；金属走线层，嵌设于介电图案层的各通孔中。其中，第一层结构和第二层结构通过金属走线层电性连接。本公开利于缩短半导体封装结构中各层结构之间数据的传输路径，提高数据传输效率。
半导体封装结构及其制备方法

[发明专利]芯片封装结构及其制备方法、电子设备-CN202310443760.9有效
发明人： 罗富铭;张章龙;唐彬杰;潘波 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-04-24 - 公布日： 2023-09-15 - 主分类号： H01L21/48 文献下载
摘要：本公开涉及一种芯片封装结构及其制备方法、电子设备。所述方法包括：制备芯片封装初始结构，该结构包括芯片、重布线层及通过释放胶层与重布线层对应粘接的载板，其中与释放胶层接触粘接的重布线层包括：第一金属层、随形覆盖第一金属层靠近释放胶层表面的第一沉积层以及位于相邻第一沉积层之间的第一介电层；剥离释放胶层及载板；干法刻蚀将残留释放胶层和部分第一介电层去除并暴露出第一介电层顶面，使得第一介电层干法刻蚀后的顶面低于第一金属层的顶面；形成覆盖第一介电层干法刻蚀后顶面及第一沉积层裸露表面的初始修复层；于初始修复层背离每个第一金属层的表面形成第一外联导电件；去除相邻第一外联导电件之间的初始修复层，形成修复层。
芯片封装结构及其制备方法电子设备

[实用新型]一种半导体封装结构-CN202320477445.3有效
发明人：张章龙;梁新夫;李宗怿;潘波;罗富铭;陶佳强;唐彬杰;李健;郝俊峰 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-03-06 - 公布日： 2023-07-25 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供一种半导体封装结构，包括：重布线结构；芯片，位于重布线结构的一侧；位于重布线结构和芯片之间的导电连接结构；底填胶层，位于芯片和重布线结构之间且包围导电连接结构的侧壁；重布线结构包括：介质层；第一布线层至第N布线层，第一布线层至第N布线层在介质层的厚度方向上排布且逐渐远离芯片；位于介质层中的基础标记部以及底层标记单元，基础标记部与芯片在介质层表面的正投影无重合；底层标记单元至少包括一个底层标记部，基础标记部朝向芯片的表面被介质层暴露；在介质层的厚度方向上，基础标记部全部覆盖底层标记单元，N为大于或等于2的整数。本实用新型的半导体封装结构能够减小底填胶层的用量测试误差。
一种半导体封装结构

[发明专利]一种芯片封装结构的制备方法-CN202310444616.7有效
发明人：张章龙;李宗怿;罗富铭;潘波 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-04-24 - 公布日： 2023-07-14 - 主分类号： H01L21/48 文献下载
摘要：本发明提供一种芯片封装结构的制备方法，包括：形成重布线结构；在所述重布线结构的一侧设置芯片本体；在所述重布线结构背离所述芯片本体的一侧表面形成种子层；在所述种子层背离所述重布线结构的一侧表面形成补偿晶种层，所述补偿晶种层背离所述重布线结构的一侧表面的粗糙度小于所述种子层背离所述重布线结构的一侧表面的粗糙度；在部分所述补偿晶种层背离所述种子层的一侧表面形成电性端子层；在所述补偿晶种层背离所述种子层的一侧形成包封所述电性端子层的牺牲胶合初始保护层；对所述牺牲胶合初始保护层进行光照固化，使所述牺牲胶合初始保护层形成牺牲胶合保护层。所述芯片封装结构的制备方法使得芯片封装结构的可靠性提高。
一种芯片封装结构制备方法

[发明专利]一种多层金属布线层及其制备方法、封装结构-CN202111424238.3有效
发明人：潘波;李宗怿;罗富铭;唐彬杰;吴世豪;曾丹;刘籽余;陶佳强;杨文豪;张章龙;丁晓春 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2021-11-26 - 公布日： 2023-04-25 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种多层金属布线层的制备方法，包括：在目标载体上制备介电层，在介电层上制备层间穿孔和层中开口阵列；在层间穿孔和层中开口阵列中制备金属层；对金属层和/或介电层进行研磨，使金属层和介电层齐平且平坦化，得到目标金属布线层；将目标金属布线层作为目标载体并重新进行在目标载体上制备介电层的步骤，直至得到多层金属布线层。还提供一种多层金属布线层及封装结构。得到对应嵌设在介电层中的层中导电线路，在后续进行研磨时不会使层中导电线路被完全去除；而通过研磨处理后，使得到的金属布线层的表面平坦化，使下一层金属布线层的金属层具备高度均匀性，提高了布线精度、多层金属布线层的制备良率、得到的封装结构的产品性能。
一种多层金属布线及其制备方法封装结构

[发明专利]一种用于叠加的封装基底、叠加型封装基底及其芯片封装结构、制备方法-CN202211257416.2在审
发明人：李宗怿;罗富铭;梁新夫;郭良奎 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2022-10-14 - 公布日： 2023-04-14 - 主分类号： H01L25/18 文献下载
摘要：本发明公开了一种叠加型封装基底，包括相互导电接合的第一封装基底和第二封装基底，所述第一封装基底包括第一布线层、位于所述第一布线层下表面的第一接合介电层以及被所述第一接合介电层包围的第一接合导电柱；所述第二封装基底包括第二布线层、位于所述第二布线层上表面的第二接合介电层以及被所述第二接合介电层包围的第二接合导电柱；所述第一接合导电柱与所述第二接合导电柱对应形成导电接合；所述第一接合介电层和第二接合介电层发生物理接合形成接合介电层。本发明还公开了一种用于叠加的封装基底、一种叠加型封装基底的芯片封装结构及其制备方法。本发明在芯片封装厂实现叠加型封装基底的制备，可有效提高芯片封装集成度，加工周期较短。
一种用于叠加封装基底及其芯片结构制备方法

[发明专利]一种叠加型封装的芯片封装结构及其制备方法-CN202211257409.2在审
发明人：李宗怿;罗富铭;梁新夫;郭良奎 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2022-10-14 - 公布日： 2023-04-11 - 主分类号： H01L25/07 文献下载
摘要：本发明公开了一种叠加型封装结构，包括相互导电接合的第一封装单元和第二封装单元，所述第一封装单元包括芯片封装层、第一布线层、位于所述第一布线层下表面的第一接合介电层以及被所述第一接合介电层包围的第一接合导电柱；所述第二封装单元包括第二布线层、位于所述第二布线层上表面的第二接合介电层以及被所述第二接合介电层包围的第二接合导电柱；所述第一接合导电柱与所述第二接合导电柱对应形成导电接合；所述第一接合介电层和所述第二接合介电层发生物理接合形成接合介电层。本发明还公开了一种叠加型封装结构的芯片封装结构及其制备方法。本发明在芯片封装厂实现叠加型封装结构的制备，可有效提高芯片封装集成度，加工周期较短。
一种叠加封装芯片结构及其制备方法

[发明专利]芯片互联构件及其制备方法-CN202210864407.3在审
发明人： 罗富铭;李宗怿;梁新夫;潘波;丁晓春 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2022-07-21 - 公布日： 2022-09-27 - 主分类号： H01L23/52 文献下载
摘要：本发明提供芯片互联构件及其制备方法，所述互联构件包括：第一导通结构，设置在所述第一导电柱与所述第一互联导电垫之间，用于使所述第一导电柱与所述第一互联导电垫互相焊接，并且在焊接后形成第一导通高度；第二导通结构，设置在所述第二导电柱与所述第二互联导电垫之间，用于使所述第二导电柱与所述第二互联导电垫互相焊接，并且在焊接后形成第二导通高度；其中，所述第一导通高度与所述第二导通高度相同；其解决了现有技术中同一芯片上不同尺寸I/O引脚在与互联载体上导电垫互联时，直径较小的回流焊球与导电垫之间存在的互联不良的问题，保证了芯片封装的电气稳定性。
芯片构件及其制备方法

[发明专利]芯片互联构件及其制备方法-CN202210873335.9在审
发明人： 罗富铭;李宗怿;梁新夫;潘波;丁晓春 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2022-07-21 - 公布日： 2022-09-23 - 主分类号： H01L23/52 文献下载
摘要：本发明提供芯片互联构件及其制备方法，所述互联构件包括：具有容纳空间的第一焊联体，设置在所述第一导电柱与所述第一导电垫之间，用于使所述第一导电柱与所述第一导电垫之间的导通连接，并且在焊接后形成第一导通高度；第二焊联体，设置在所述第二导电柱与所述第二导电垫之间，用于使所述第二导电柱与所述第二导电垫之间的导通连接，并且在焊接后形成第二导通高度；其中，所述第一导通高度与所述第二导通高度相同；其解决了现有技术中同一芯片上不同尺寸I/O引脚在与互联载体上导电垫互联时，直径较小的回流焊球与导电垫之间存在的互联不良的问题，保证了芯片封装的电气稳定性。
芯片构件及其制备方法

[发明专利]布线层结构的制备方法-CN202210574985.3在审
发明人：吴世豪;罗富铭;梁新夫;罗震;李宗怿;郭良奎 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2022-05-25 - 公布日： 2022-08-23 - 主分类号： H01L21/60 文献下载
摘要：本发明提供布线层结构的制备方法，所述方法包括：提供带有第一键合膜的第一载板，在所述第一键合膜上制备第N金属布线层；重复在第i金属布线层上制备第i‑1金属布线层，直到制备得到第一金属布线层为止，得到N层布线层；在所述第一金属走线层上制备互联焊接部件，得到预布线层结构；翻转所述预布线层结构，去除所述第一键合膜和所述第一载板后在所述第N金属布线层上制备金属焊盘，得到所述布线层结构；本发明解决了现有技术中的布线层结构的制备方法存在金属焊盘与金属布线层的对准精度低的问题，通过倒序方法制备布线层结构中的N层布线层，不仅提高了布线层结构与芯片的互联精度，还提高了芯片产品服役期间的可靠性和使用寿命。
布线结构制备方法

[实用新型]一种光刻胶出胶量控制系统-CN202220851180.4有效
发明人：张章龙;吴明;罗富铭;李健;唐彬杰;吴子恺;王嘉炜 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2022-04-13 - 公布日： 2022-08-19 - 主分类号： B05C11/10 文献下载
摘要：本实用新型涉及晶圆封装设备领域，尤其涉及一种光刻胶出胶量控制系统，目的是实现在半导体封装时，光刻胶出胶量的动态控制，达到节省人工以及提升效率的目的；包括：出胶泵，内部设置有用于容纳光刻胶的第一腔室，在所述第一腔室内部设置有用于推动光刻胶朝向出胶管方向运动的活塞部；进胶管，一端与所述第一腔室连通，另一端连接光刻胶供应设备；出胶管，一端与所述第一腔室连通，另一端朝向晶圆转台；活塞泵，设置于出胶泵外部，与活塞部动力连接，用于带动活塞部在所述第一腔室内往复运动；行程调节模块，与活塞泵动力连接，用于控制活塞泵的输出参数；流量计，并联于出胶管上，用于控制出胶管的流量；控制器，电性连接流量计与行程调节模块。
一种光刻胶出胶量控制系统

[发明专利]多层布线层结构及其制备方法-CN202210310113.6在审
发明人：潘波;李宗怿;梁新夫;罗富铭;唐彬杰;杨文豪;陶佳强 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2022-03-28 - 公布日： 2022-07-05 - 主分类号： H01L21/768 文献下载
摘要：本发明提供多层布线层结构及其制备方法，所述方法包括：制备得到具有第一开口阵列的第n层介电层；在所述第n层介电层的第n开口阵列上制备第n层种子层，使所述第n层种子层包覆在所述第n层介电层上；在所述第n层种子层上形成具有第n开口图案的第n层牺牲层；在所述第n层牺牲层的第n开口图案中制备得到第n层金属布线层，去除所述第n层牺牲层后得到第n层布线层结构；解决了现有技术中的布线层结构存在布线层的走线精度低和不同布线层间的走线对准度低的问题，通过胶膜覆盖不平整的上一层金属布线层表面形成介电层，为当前层的金属布线层制备提供平整的基面，得到具有任意层的走线密度较高且走线对准度较佳的金属布线层结构。
多层布线结构及其制备方法

[发明专利]一种降低热效应的晶圆级扇出封装方法及其结构-CN202210169077.6在审
发明人： 罗富铭;郭良奎;吴世豪;李宗怿;丁晓春 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2022-02-23 - 公布日： 2022-06-21 - 主分类号： H01L21/50 文献下载
摘要：本发明公开了一种降低热效应的晶圆级扇出封装方法，包括如下步骤：准备具有第一剥离层的第一载板，并在其上制备金属柱阵列；准备包覆有绝缘膜的桥接芯片，并将绝缘膜一侧贴附在第一剥离层上；包封金属柱阵列及桥接芯片得到第一包封层；在第一包封层上制作第一布线层及第一焊盘；准备具有第二剥离层的第二载板，并将第一焊盘一侧黏合到第二剥离层；去除第一载板；在绝缘膜一侧制作第二布线层及第二焊盘，并将功能芯片焊接至第二焊盘；包封功能芯片形成第二包封层；去除第二载板并在第一焊盘上制作电联接结构。本发明还公开了一种降低热效应的晶圆级扇出封装结构。本发明减少了高温工艺处理时间对芯片封装的不利影响。
一种降低热效应晶圆级扇出封装方法及其结构

[实用新型]一种多芯片晶圆级扇出封装结构-CN202123438310.6有效
发明人：李宗怿;罗富铭;郭良奎;潘波 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2021-12-30 - 公布日： 2022-04-29 - 主分类号： H01L23/31 文献下载
摘要：本实用新型公开了一种多芯片晶圆级扇出封装结构，包括：转接结构、电连接在所述转接结构第一表面和第二表面上的芯片、电连接在所述转接结构第二表面上的电联接件、包覆所述第一表面上芯片的第一包封层以及包覆所述第二表面上芯片的第二包封层；所述电联接件包括位于所述的第二包封层中的陷入部和凸出于所述第二包封层的凸起部，所述陷入部包括与所述转接结构电联接的第一金属导电层以及位于所述第一金属导电层上的球台金属部。本实用新型通过制作由第一金属导电层和球台金属部组成的导电互联结构作为对外的电联接件的陷入部，其制程工艺简单，成本低廉，还降低了与外界电路联接的传输阻抗，有利于芯片散热。
一种芯片晶圆级扇出封装结构

[实用新型]一种埋入式三维堆叠的晶圆级扇出封装结构-CN202122454226.7有效
发明人：李宗怿;郭良奎;罗富铭;潘波 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2021-10-12 - 公布日： 2022-04-19 - 主分类号： H01L23/48 文献下载
摘要：本实用新型公开了一种埋入式三维堆叠的晶圆级扇出封装结构，属于半导体芯片封装技术领域。其构造了带有TSV通孔的桥接芯片结构，其从上而下分布的导电结构包括：金属柱Ⅰ(113)、金属层Ⅰ(112)、金属导电柱(109)、金属层Ⅱ(117)、金属柱Ⅱ(118)和栅极阵列焊球Ⅰ(119)，使得电信号能够同时实现第一再布线金属层(203)与第二再布线金属层(209)的电性连接，利用第二再布线金属层(209)、第一再布线金属层(203)以及带有TSV通孔的桥接芯片(122)代替传统的TSV方法实现了芯片间的垂直互联。本实用新型可以进一步减小了封装体的厚度，同时，提供了更多的芯片间电信号垂直传输的路径。
一种埋入三维堆叠晶圆级扇出封装结构

1
2
3
下一页»
尾页
共 38 条