“硅存储技术公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果168个，建议您升级VIP下载更多相关专利

[发明专利]用于闪存存储器系统的改进的感测放大器-CN201810619270.9有效
发明人：钱晓州;X.Y.皮;K.M.岳;L.F.卞 -专利权人： 硅存储技术公司
申请日： 2018-06-15 - 公布日： 2023-08-18 - 主分类号： G11C16/26 文献下载
摘要：用于闪存存储器系统的改进的感测放大器。本发明公开了在闪存存储器系统中使用的改进的低功率感测放大器。基准位线和选择的位线在有限周期期间被预充电并且消耗的功率有限。预充电电路可在配置过程期间进行修调，以进一步优化预充电操作期间的功率消耗。
用于闪存存储器系统改进放大器

[发明专利]用于减少闪存存储器系统中字线和控制栅极线之间的耦合的方法和装置-CN201810626274.X有效
发明人：钱晓州;K.M.岳;罗光燕 -专利权人： 硅存储技术公司
申请日： 2018-06-15 - 公布日： 2023-07-28 - 主分类号： H10B41/41 文献下载
摘要：用于减少闪存存储器系统中字线和控制栅极线之间的耦合的方法和装置。本发明公开了一种方法和装置，以用于减少由于寄生电容和寄生电阻而导致闪存存储器系统中的字线和控制栅极线之间原本可能出现的耦合。所述闪存存储器系统包括被组织成行和列的闪存存储器单元的阵列，其中每行被耦合到字线和控制栅极线。
用于减少闪存存储器系统中字线控制栅极之间耦合方法装置

[发明专利]用于闪存存储器装置的混合电荷泵以及调节手段和方法-CN201811323753.0有效
发明人： H.V.特兰;A.利;T.伍;H.Q.阮 -专利权人： 硅存储技术公司
申请日： 2014-01-14 - 公布日： 2023-05-09 - 主分类号： G11C5/14 文献下载
摘要：本发明公开了用于存储器装置的混合电荷泵和控制电路。
用于闪存存储器装置混合电荷以及调节手段方法

[发明专利]具有单独的存储器读取、编程和擦除的闪存存储器阵列-CN201780030450.7有效
发明人： X.郭;F.M.巴亚特;D.斯特鲁科夫;N.杜;H.V.陈;V.蒂瓦里 -专利权人： 硅存储技术公司;加州大学评议会
申请日： 2017-04-23 - 公布日： 2023-04-07 - 主分类号： G11C7/00 文献下载
摘要：本发明公开了一种提供单独的存储器单元读取、写入和擦除的存储器设备。在以行和列布置的存储器单元的阵列中，每列存储器单元包括列位线、用于偶数行单元的第一列控制栅极线和用于奇数行单元的第二列控制栅极线。每行存储器单元包括行源极线。在另一个实施方案中，每列存储器单元包括列位线和列源极线。每行存储器单元包括行控制栅极线。在另一个实施方案中，每列存储器单元包括列位线和列擦除栅极线。每行存储器单元包括行源极线、行控制栅极线和行选择栅极线。
具有单独存储器读取编程擦除闪存阵列

[发明专利]用于先进纳米闪速存储器装置的高速感测技术-CN201810146062.1有效
发明人： H.V.特兰;A.利;T.伍;H.Q.阮;V.蒂瓦里 -专利权人： 硅存储技术公司
申请日： 2014-01-14 - 公布日： 2023-04-07 - 主分类号： G11C7/06 文献下载
摘要：本发明涉及用于先进纳米闪速存储器装置的高速感测技术。本发明公开了用于先进纳米闪速存储器装置的改进的感测电路和改进的位线布局。
用于先进纳米存储器装置高速技术

[发明专利]衬底沟槽中具有浮栅的双位非易失性存储器单元-CN201810011007.1有效
发明人：王春明;刘国勇;X.刘;邢精成;刁颖;N.杜 -专利权人： 硅存储技术公司
申请日： 2018-01-05 - 公布日： 2023-04-07 - 主分类号： H10B41/30 文献下载
摘要：本发明公开了双位存储器单元，所述双位存储器单元包括在半导体衬底的所述上表面的第一沟槽和第二沟槽中形成的间隔开的第一浮栅和第二浮栅。擦除栅或一对擦除栅分别设置在所述浮栅上方并且与所述浮栅绝缘。字线栅设置在介于所述第一沟槽和所述第二沟槽之间的所述上表面的一部分上方并且与所述第一沟槽和所述第二沟槽绝缘。在所述第一沟槽下方的所述衬底中形成第一源极区，并且在所述第二沟槽下方的所述衬底中形成第二源极区。所述衬底的连续沟道区沿着所述第一沟槽的侧壁、沿着介于所述第一沟槽和所述第二沟槽之间的所述上表面的所述部分、沿着所述第二沟槽的侧壁，从所述第一源极区延伸并且到所述第二源极区。
衬底沟槽具有非易失性存储器单元

[发明专利]在专用沟槽中具有浮栅的非易失性存储器单元-CN201810013633.4有效
发明人：邢精成;刘国勇;X·刘;王春明;刁颖;N·杜 -专利权人： 硅存储技术公司
申请日： 2018-01-05 - 公布日： 2023-04-07 - 主分类号： H10B41/00 文献下载
摘要：本发明题为“在专用沟槽中具有浮栅的非易失性存储器单元”。本发明提供了一对存储器单元，所述存储器单元包括：形成于半导体衬底的上表面中的间隔开的第一沟槽和第二沟槽，以及设置在所述第一沟槽和所述第二沟槽中的第一浮栅和第二浮栅。第一字线栅和第二字线栅分别设置在所述上表面的与所述第一浮栅和所述第二浮栅相邻的部分上方并与所述部分绝缘。源极区在所述衬底中横向地形成在所述第一浮栅和所述第二浮栅之间。第一沟道区和第二沟道区分别在所述第一沟槽和所述第二沟槽下方、分别沿着所述第一沟槽和所述第二沟槽的侧壁以及分别沿着所述上表面的设置在所述第一字线栅和所述第二字线栅下方的部分从所述源极区延伸。所述第一沟槽和所述第二沟槽分别仅包含所述第一浮栅和所述第二浮栅以及绝缘材料。
专用沟槽具有非易失性存储器单元

[发明专利]采用单独存储器单元读取、编程和擦除的存储器单元阵列-CN201780030383.9有效
发明人： H.V.陈;V.蒂瓦里;N.杜 -专利权人： 硅存储技术公司
申请日： 2017-05-11 - 公布日： 2023-03-21 - 主分类号： G11C16/04 文献下载
摘要：本发明公开了一种存储器设备和擦除该存储器设备的方法，该存储器设备包括半导体材料衬底，和形成在衬底上并布置成行和列的阵列的多个存储器单元。存储器单元中的每一个储器单元包括在衬底中间隔开的源极区和漏极区，其中衬底中的沟道区在源极区和漏极区之间延伸，设置在沟道区的与源极区相邻的第一部分上方并与该第一部分绝缘的浮栅，设置在沟道区的与漏极区相邻的第二部分上方并与该第二部分绝缘的选择栅，以及设置在源极区上方并与源极区绝缘的编程擦除栅。单独或与选择栅极线或源极线组合的编程擦除栅极线沿列方向布置，使得每个存储器单元可以被单独编程、读取和擦除。
采用单独存储器单元读取编程擦除阵列

[发明专利]用于嵌入式闪存装置的改进的通电次序-CN201910151849.1有效
发明人： H.V.陈;T.武;A.李;H.Q.阮 -专利权人： 硅存储技术公司
申请日： 2015-05-03 - 公布日： 2023-03-07 - 主分类号： G11C5/14 文献下载
摘要：本发明公开了用于嵌入式闪存装置内的改进的通电次序的系统和方法。
用于嵌入式闪存装置改进通电次序

[发明专利]用于闪存存储器系统的低功率操作-CN202210427606.8在审
发明人： H.V.特兰;A.莱伊;T.吴;H.Q.阮;V.T.阮 -专利权人： 硅存储技术公司
申请日： 2016-04-26 - 公布日： 2022-07-08 - 主分类号： G11C16/28 文献下载
摘要：本发明涉及一种用于闪存存储器系统中的低功率操作的电路和方法。在选择解码电路路径的所公开实施方案中，在省电或关闭模式期间使用上拉电路和下拉电路在某些输出节点处保存值，从而允许主电源关闭，同时仍然保持所述值。
用于闪存存储器系统功率操作

[发明专利]用于闪存存储器系统的低功率操作-CN201680031307.5有效
发明人： H.V.特兰;A.莱伊;T.吴;H.Q.阮;V.T.阮 -专利权人： 硅存储技术公司
申请日： 2016-04-26 - 公布日： 2022-04-29 - 主分类号： G11C16/28 文献下载
摘要：本发明涉及一种用于闪存存储器系统中的低功率操作的电路和方法。在选择解码电路路径的所公开实施方案中，在省电或关闭模式期间使用上拉电路和下拉电路在某些输出节点处保存值，从而允许主电源关闭，同时仍然保持所述值。
用于闪存存储器系统功率操作

[发明专利]具有金属栅极的分裂栅极非易失性闪存存储器单元及其制造方法-CN201680064295.6有效
发明人： C.苏;F.周;J-W.杨;H.V.陈;N.杜 -专利权人： 硅存储技术公司
申请日： 2016-10-17 - 公布日： 2022-04-22 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供了一种存储器器件，包括硅衬底，该硅衬底具有在存储器单元区域中的平面的上表面，以及在逻辑器件区域中的向上延伸的硅鳍。硅鳍包括向上延伸且终止于顶表面处的侧表面。逻辑器件包括间隔开的源极区和漏极区，其中沟道区(沿顶表面和侧表面)在源极区和漏极区之间延伸；以及设置在顶表面之上且横向设置为与侧表面相邻的导电逻辑门。存储器单元包括间隔开的源极区和漏极区，其中第二沟道区在源极区和漏极区之间延伸；设置在第二沟道区的一个部分之上的导电浮置栅极；设置在第二沟道区的另一部分之上的导电字线栅极；设置在浮置栅极之上的导电控制栅极；以及设置在源极区之上的导电擦除栅极。
具有金属栅极分裂非易失性闪存存储器单元及其制造方法

[发明专利]先进纳米闪速存储器的动态编程技术-CN201810246242.7有效
发明人： H.V.特兰;A.利;T.伍;H.Q.阮 -专利权人： 硅存储技术公司
申请日： 2014-01-14 - 公布日： 2022-03-25 - 主分类号： G11C16/10 文献下载
摘要：本发明涉及先进纳米闪速存储器的动态编程技术，公开了一种用于对先进纳米闪速存储器单元编程的改进的方法和设备，其中一组镜像电流源（110、111、112、113）中的每个电流源经由多组开关（120‑123、130‑133、140‑143、150‑153）轮流连接到对应的一组位线（160、170、180、190）中的一根位线。所述改进的方法和设备向每根位线提供按时间平均的编程电流，并且减小了编程电流变化，所述编程电流变化归因于，例如，在制造形成所述镜像电流源(110‑113)的所述晶体管时的工艺变化。
先进纳米存储器动态编程技术

[发明专利]使用非易失性存储器阵列的深入学习神经网络分类器-CN201780030390.9有效
发明人： F.M.巴亚特;X.郭;D.斯特鲁科夫;N.杜;H.V.陈;V.蒂瓦里;M.雷藤 -专利权人： 硅存储技术公司;加州大学评议会
申请日： 2017-05-12 - 公布日： 2022-03-18 - 主分类号： G06N3/04 文献下载
摘要：本发明公开了一种人工神经网络设备，该人工神经网络设备利用一个或多个非易失性存储器阵列作为突触。该突触被配置为接收输入并且从其生成输出。神经元被配置为接收输出。该突触包括多个存储器单元，其中存储器单元中的每个存储器单元包括：间隔开的源极区和漏极区，该源极区和漏极区在半导体基板中形成，其中沟道区在源极区和漏极区之间延伸；浮栅，该浮栅设置在沟道区的第一部分上方并且与其绝缘；和非浮栅，该非浮栅设置在沟道区的第二部分上方并且与其绝缘。多个存储器单元中的每个存储器单元被配置为存储权重值，该权重值与浮栅上的电子数量相对应。多个存储器单元被配置为将所述输入乘以所存储的权重值以生成输出。
使用非易失性存储器阵列深入学习神经网络分类

[发明专利]具有集成的高K金属栅逻辑设备和不含金属的擦除栅的非易失性分离栅存储器单元及其制造方法-CN201680042949.5有效
发明人： C.苏;J-W.杨;F.周 -专利权人： 硅存储技术公司
申请日： 2016-06-14 - 公布日： 2022-02-15 - 主分类号： H01L29/423 文献下载
摘要：本发明提供了一种在与具有HKMG逻辑栅的逻辑和高压设备的同一芯片上形成分离栅非易失性存储器单元的方法。所述方法包括在所述芯片的所述存储器区中形成源极区和漏极区、浮栅、控制栅和用于擦除栅和字线栅的多晶硅层。在所述存储区上方形成保护绝缘层，并且HKMG层和多晶硅层形成在所述芯片上、从所述存储区中移除并且在芯片的逻辑区中图案化以形成具有不同数量的下层绝缘的逻辑栅。
具有集成金属逻辑设备擦除非易失性分离存储器单元及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
下一页»
尾页
共 168 条