“王烈洋”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果72个，建议您升级VIP下载更多相关专利

[发明专利]基于多目标的多星多任务规划方法、装置、存储介质及计算机设备-CN202311126683.0在审
发明人：李光;王益平;韩俊;王烈洋;汤凡;吴佳奇;高志婓;刘雯智 -专利权人：珠海探宇芯科技有限公司
申请日： 2023-09-04 - 公布日： 2023-10-03 - 主分类号： G06F30/20 文献下载
摘要：本申请实施例公开了一种基于多目标的多星多任务规划方法、装置、存储介质及计算机设备，涉及卫星任务规划领域。本申请基于多目标优化的多星多任务规划方法兼顾了任务重要性、任务满足性、任务时效性、任务冲突性、任务有效性指标，根据不同权重设计多目标优化策略，快速生成卫星任务规划方案。同时，多目标优化策略设计灵活，可以根据不同的应用场景采用不同的权重配比设计不同的优化策略，可有效适应卫星对地观测任务的复杂多变特性。
基于多目标多星多任务规划方法装置存储介质计算机设备

[发明专利]一种SRAM存储器的抗总剂量效应验证方法-CN202211660327.2在审
发明人：颜军;陈像;王烈洋;李光;龚永红;刘雯智 -专利权人：珠海欧比特电子有限公司
申请日： 2022-12-23 - 公布日： 2023-06-02 - 主分类号： G11C29/56 文献下载
摘要：本发明公开并提供了一种能节约成本、提升验证效果、充分还原工作场景的SRAM存储器的抗总剂量效应验证方法。本发明通过摸底试验后再进行考核试验。在摸底试验后，根据摸底试验结果，选择最劣偏置进行正式考核试验，试验过程中不进行中间电测试，辐照到规定的总剂量停止辐照，进行电参数测试：a)电参数合格则进行50%规定的总剂量辐照→高温退火→电参数测试→电参数合格则认为考核试验通过；b)电参数不合格→室温退火→电参数测试→电参数不合格则认为考核试验失败。本发明应用于SRAM存储器的抗总剂量效应验证的技术领域。
一种 sram 存储器剂量效应验证方法

[发明专利]芯片引脚测试电路及设备-CN202210518119.2在审
发明人：颜军;王烈洋;李光;汤凡;占连样;陈像;罗仲涛;骆征兵;刘雯智 -专利权人：珠海欧比特电子有限公司
申请日： 2022-05-12 - 公布日： 2022-09-02 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种芯片引脚测试电路及设备，涉及集成电路技术领域。该电路包括公共电阻、电平输出模块和连通性测试模块；公共电阻的第一端作为IO端口，公共电阻的第二端接地；电平输出模块的第一输入端用于输入电平控制信号，电平输出模块的输出端与IO端口连接；连通性测试模块的输入端用于输入开关控制信号，连通性测试模块的输入输出端与IO端口连接，连通性测试模块的输出端用于输出测试结果。本发明公开的芯片引脚测试电路及设备，将公共电阻作为电平输出模块的下拉电阻，还将公共电阻作为连通性测试模块的其中一个连通支路，能够简化电路结构，降低成本。
芯片引脚测试电路设备

[发明专利]一种表面保护的三维立体封装方法-CN201811081741.1有效
发明人：颜军;黄小虎;王烈洋;颜志宇;陈伙立;骆征宾 -专利权人：珠海欧比特电子有限公司
申请日： 2018-09-17 - 公布日： 2022-03-15 - 主分类号： H01L21/50 文献下载
摘要：本发明公开了一种表面保护的三维立体封装方法，元件及引线桥装配至PCB板；通过树脂灌封将若干引脚的一端相连，得到底板；治具上装夹叠层板及底板，叠层板沿竖向上下分层排列；相邻两层板之间灌封树脂，树脂固化成型后，根据设计的芯片外形尺寸切割，侧面暴露出叠层板引线桥的断面；侧面进行金属镀层，雕刻金属镀层，连线成型；表面涂漆，成型模块三的侧面及顶面涂漆。封装所得芯片，内部结构紧凑、电连接良好、且各层绝缘隔离良好；外层硬度较高、可靠性，具有较好的长期稳定性，具有较好的耐酸碱性、耐冷热冲击、耐真空温度循环，能够极好的应用于航空航天。
一种表面保护三维立体封装方法

[发明专利]一种三维立体封装的垂直互连方法-CN201811080825.3有效
发明人：颜军;王烈洋;黄小虎;陈伙立;占连样;龚永红 -专利权人：珠海欧比特电子有限公司
申请日： 2018-09-17 - 公布日： 2022-03-15 - 主分类号： H01L25/065 文献下载
摘要：本发明公开了一种三维立体封装的垂直互连方法，元件装配至PCB板，PCB板开槽孔，槽孔上端排列有引线桥；通过树脂灌封将若干引脚的一端相连，得到底板；治具上装夹叠层板及底板，上下两层板的引线桥位置对应，叠层板沿竖向上下分层排列；叠装体中灌封树脂，树脂固化成型后切割出侧面成型，侧面暴露出引线桥的断面；侧面金属镀层镀层，雕刻金属镀层，连线成型。本垂直互连工艺操作易于实现，成功应用于三维立体封装中，能够工程化应用和批量生产；垂直互连减短了元件间的导线互连，降低了寄生效应，增强了系统可靠性。在航空航天的大容量存储器模组及小型化系统模块中得到大力推广与应用。
一种三维立体封装垂直互连方法

[实用新型]一种闪存存储电路、线路板及闪存存储器-CN202022230659.X有效
发明人：颜军;占连样;颜志宇;王烈洋;陈像;汤凡;龚永红;蒲光明;陈伙立;骆征兵 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-10-09 - 公布日： 2021-07-13 - 主分类号： G11C16/06 文献下载
摘要：本实用新型公开了一种闪存存储电路，并公开了具有闪存存储电路的线路板，具有线路板的闪存存储器。其中闪存存储电路包括闪存电路模块和冗余电路模块。闪存电路模块设置有至少三片闪存芯片。冗余电路模块设置有逻辑门和数据选择器。数据选择器设置有两个。数据选择器与闪存芯片是相匹配的。闪存芯片与数据选择器连接，逻辑门与数据选择器连接，数据选择器用于根据闪存芯片输出的第一数据来输出相应的第二数据。逻辑门用于将第一数据或第二数据进行逻辑运算，以使冗余电路模块输出正确数据。本实用新型提高了闪存存储电路的稳定性和可靠性。
一种闪存存储电路线路板存储器

[实用新型]一种防止测试板结冰的装置-CN202022230619.5有效
发明人：颜军;汤凡;颜志宇;王烈洋;陈像;龚永红;蒲光明;陈伙立;骆征兵 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-10-09 - 公布日： 2021-07-09 - 主分类号： H05B3/06 文献下载
摘要：本实用新型公开了一种防止测试板结冰的装置，应用于DDR2 SDRAM存储模块的测试板，测试板上设置有测试座和元器件。防止测试板结冰的装置包括：加热器，设置有硅橡胶加热层、硅胶保温层和开孔，硅胶保温层与硅橡胶加热层连接，硅橡胶加热层用于给测试板加热，开孔贯穿硅胶保温层与硅橡胶加热层，开孔的位置和尺寸与测试座及元器件的位置和尺寸完全一致；数显温控器，与加热器连接，数显温控器用于控制加热器执行加热功能。本实用新型的防止测试板结冰的装置，使测试板在低温测试中被加热器加热，以防止测温板结冰。
一种防止测试板结装置

[实用新型]存储器单粒子测试板及系统-CN202021835690.X有效
发明人：颜军;陈像;颜志宇;龚永红;王烈洋;占连样;蒲光明;陈伙立;骆征兵 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-08-28 - 公布日： 2021-06-29 - 主分类号： G11C29/56 文献下载
摘要：本实用新型公开了一种存储器单粒子测试板及系统，其中存储器单粒子测试板包括测试子板及测试母板。测试子板包括第一连接器，第一连接器与开封后的存储器电性连接。测试母板包括FPGA芯片、电源及第二连接器，第二连接器与第一连接器匹配，FPGA芯片及电源与第二连接器电性连接，电源与FPGA芯片电性连接，FPGA芯片及电源可以通过第二连接器及第一连接器与存储器电性连接。根据上述技术方案的存储器单粒子测试板，利用FPGA芯片的可编程及可重复配置的特点，可以适应不同型号及不同位宽的存储器，同时还可以简化电路结构，降低电路板尺寸，降低开发成本，易于满足实验室要求。
存储器粒子测试系统

[实用新型]基于射频芯片的立体封装结构-CN202022222287.6有效
发明人：颜军;陈像;颜志宇;占连样;王烈洋;龚永红;蒲光明;陈伙立;骆征兵 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-09-30 - 公布日： 2021-06-25 - 主分类号： H01L25/16 文献下载
摘要：本实用新型公开了一种基于射频芯片的立体封装结构，涉及封装领域，所述基于射频芯片的立体封装结构，包括底板、第一基板、第二基板、金属镀层，所述底板安装有若干个插针；所述第一基板位于底板上方，所述第一基板安装有芯片和电子元器件；所述第二基板位于所述第一基板的上方，所述第二基板安装有射频连接器和射频芯片，所述射频芯片与所述射频连接器连接，所述射频连接器的接口位于所述立体封装结构的侧面；所述金属镀层设置在所述立体封装结构的表面。射频信号通过所述射频连接器的接口从所述立体封装结构的侧面引出，有效抑制了模块射频信号的电磁干扰，提高模块工作的稳定性和可靠性。
基于射频芯片立体封装结构

[实用新型]SDRAM存储器-CN202022222295.0有效
发明人：颜军;占连样;颜志宇;龚永红;王烈洋;蒲光明;陈伙立;骆征兵 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-09-30 - 公布日： 2021-05-11 - 主分类号： H01L25/065 文献下载
摘要：本实用新型公开了一种SDRAM存储器，包括：自上而下堆叠的N片存储基片、引线框、灌封层、金属镀层及铜带。其中，自下而上数前N/2片存储基片的数据引脚与数据掩码引脚分别对应电性连接，后N/2片存储基片的数据引脚与数据掩码引脚分别对应电性连接，第奇数片存储基片的片选引脚电性连接，第偶数片所述存储基片的片选引脚电性连接，N片存储基片的数据总线引脚、地址引脚、时钟引脚、控制引脚、电源引脚及地引脚分别对应电性连接。根据上述技术方案的SDRAM存储器，存储基片的引脚可以通过金属镀层及铜带实现电性连接，无需进行PCB板走线设计，降低设计成本。
sdram 存储器

[实用新型]一种用于封装MRAM存储器的立体封装结构和MRAM存储器-CN202021835589.4有效
发明人：颜军;陈像;颜志宇;龚永红;王烈洋;占连样;汤凡;蒲光明;陈伙立;骆征兵 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-08-28 - 公布日： 2021-05-11 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供了一种用于封装MRAM存储器的立体封装结构和MRAM存储器。立体封装结构包括：从下至上垂直叠装的基板、引脚框架和多个基片；引脚框架设有用于对外连接的引脚；基板、引脚框架和多个基片经灌胶、切割后在周边露出电气连接引脚；基板、引脚框架和多个基片经电镀后外表面设有模块外壳，模块外壳表面上设有金属连接线和金属面。MRAM存储器包括上述立体封装结构；基片为MRAM芯片；电气连接引脚包括所述MRAM芯片的关键信号引脚和地信号引脚；关键信号引脚通过立体封装结构中的金属连接线互连。本实用新型的立体封装MRAM存储器具备抗振动冲击能力，抗重离子单粒子效应能力强，高集成、高可靠的优点。
一种用于封装 mram 存储器立体结构

[实用新型]DDR3存储器-CN202021835752.7有效
发明人：颜军;占连样;颜志宇;龚永红;王烈洋;汤凡;陈像;蒲光明;陈伙立;骆征兵 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-08-28 - 公布日： 2021-05-11 - 主分类号： G11C5/02 文献下载
摘要：本实用新型公开了一种DDR3存储器，包括：功能板、底板及灌封层。功能板上设有若干DDR3芯片及若干电阻，若干DDR3芯片的数据组信号线、时钟信号线、地址信号线及控制信号线分别对应并联，若干DDR3芯片的地址信号线及控制信号线分别通过若干电阻与终端电压电性连接。底板设置于功能板下方，底板底面焊接有若干引脚。若干引线桥分别设置于功能板上及底板上，与若干DDR3芯片、若干电阻以及若干引脚对应电性连接。灌封层将底板及功能板灌封于内，引脚延伸出灌封层的表面。根据上述技术方案的DDR3存储器，地址信号线及控制信号线内部上拉至终端电压，使用时无需在外部再设置电阻将地址信号线及控制信号线上拉，降低布线难度，节约设计时间。
ddr3 存储器

[实用新型]叠层板及无表面镀层的立体封装结构-CN202021835689.7有效
发明人：颜军;王烈洋;颜志宇;龚永红;占连样;陈像;汤凡;蒲光明;陈伙立;骆征兵 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-08-28 - 公布日： 2021-03-09 - 主分类号： H01L23/31 文献下载
摘要：本实用新型公开了一种叠层板及无表面镀层的立体封装结构及方法，其中叠层板至少一对角上设有定位孔，至少一边设有凹槽，凹槽内间隔设有多个半边焊盘。无表面镀层的立体封装结构包括叠层板堆叠结构及灌封层，叠层板堆叠结构包括多片上述叠层板自上而下堆叠而成，位于叠层板堆叠结构最下层的叠层板上设有若干引脚。叠层板之间设有多根引线，每根引线的两端分别与不同叠层板上的一个半边焊盘焊接。灌封层将叠层板堆叠结构灌封于内，引脚一端延伸至灌封层表面外。根据上述技术方案的无表面都城的立体封装结构通过采用上述叠层板，叠层板之间内部通过引线电性连接，灌封层表面无需镀上金属镀层，简化了生产工艺，并降低了材料成本。
叠层板表面镀层立体封装结构

[实用新型]一种三维立体封装芯片的测试模组-CN202021291421.1有效
发明人：陈像;王烈洋;占连样;汤凡 -专利权人：珠海欧比特电子有限公司
申请日： 2020-07-03 - 公布日： 2021-01-15 - 主分类号： H01L21/66 文献下载
摘要：本实用新型公开一种三维立体封装芯片的测试模组，涉及印制电路板、立体封装芯片技术领域；所述测试模组包括若干个从上至下依次堆叠的叠层板、以及设置在两两相邻的两个所述叠层板之间的信号转接板；叠层板的正反两面均设置有至少一个测试点焊盘，叠层板的正面与反面的测试点焊盘一一对应短接；信号转接板的正反两面均设置有信号转接焊盘，信号转接板的正面与反面的信号转接焊盘一一对应设置，信号转接板上对应设置的正面与反面的信号转接焊盘导通或者断开；信号转接焊盘与其相对的叠层板的测试点焊盘一一对应电连接。本实用新型测试模组极大的简化了测试步骤，节省开发成本，提高叠层板的合格率、叠层板测试的可靠性。
一种三维立体封装芯片测试模组

[发明专利]存储器单粒子测试方法及系统-CN202010882865.0在审
发明人：颜军;陈像;颜志宇;龚永红;王烈洋;占连样;蒲光明;陈伙立;骆征兵 -专利权人：珠海欧比特宇航科技股份有限公司
申请日： 2020-08-28 - 公布日： 2021-01-12 - 主分类号： G11C29/56 文献下载
摘要：本发明公开了一种存储器单粒子测试方法及系统，其中方法包括：预设码写入：向被测存储器内写入预设码；重离子辐照：对被测存储器进行重离子辐照，同时在辐照过程中循环读取被测存储器中的数据，并将数据与所述预设码比较，根据比较结果判断翻转类型，统计翻转位数及次数；测试数据记录：被测存储器的全部存储空间被完全读取一遍后，暂停辐射，并将该周期内累计翻转位数及次数传递给主控计算机显示并保存；重复重离子辐照步骤及所述测试数据记录步骤直至重离子注入量达到规定值。根据上述技术方案的存储器单粒子测试方法，测试过程中对存储器的全部存储空间进行循环读取，避免瞬态改写造成的误判，保证测试结果的准确无误。
存储器粒子测试方法系统

1
2
3
4
5
下一页»
尾页
共 72 条