“片桐光昭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]包括呈面对面布置的半导体裸片的设备-CN201880029382.7有效
发明人：佐佐木大;片桐光昭;伊佐聪 -专利权人：美光科技公司
申请日： 2018-04-02 - 公布日： 2023-04-25 - 主分类号： H01L23/00 文献下载
摘要：一些实施例包含一种具有第一芯片及第二芯片的设备。所述第一及第二芯片中的每一者包括多层级布线结构及位于所述多层级布线结构上方的再分布布线层。所述再分布布线层包含再分布布线及电耦合到所述再分布布线的垫。所述第一芯片安装于所述第二芯片上方，使得所述第一芯片的所述再分布布线层面对所述第二芯片的所述再分布布线层。所述第一芯片的垫面对所述第二芯片的垫，且通过中介绝缘区域与所述第二芯片的所述垫垂直间隔。所述第二芯片的所述再分布布线通过接合区域电耦合到所述第一芯片的所述再分布布线。
包括面对面布置半导体设备

[发明专利]包含线接合和直接芯片附接的堆叠裸片封装以及相关方法、装置和设备-CN202080058403.5在审
发明人：藤澤宏樹;R·K·邦萨;桑原俊治;片桐光昭;伊佐聪 -专利权人：美光科技公司
申请日： 2020-06-03 - 公布日： 2022-03-29 - 主分类号： H01L25/065 文献下载
摘要：描述了在堆叠裸片封装中使用线接合件和直接芯片附接(DCA)特征的系统、设备和方法。堆叠裸片封装包含衬底和竖直堆叠在所述衬底上方的至少第一半导体裸片和第二半导体裸片。第一半导体裸片的有源表面面向所述衬底的上表面，且所述第一半导体裸片通过直接芯片附接DCA特征可操作地耦合到所述衬底。所述第二半导体裸片的背侧表面面向所述第一半导体裸片的背侧表面。所述第二半导体裸片通过在其有源表面与所述衬底的所述上表面之间延伸的线接合件可操作地耦合到所述衬底。
包含接合直接芯片堆叠封装以及相关方法装置设备

[发明专利]制造半导体器件的方法、半导体器件和包括其的装置-CN200610139613.9有效
发明人：伊佐聪;板谷哲;片桐光昭;长内文由纪;藤泽宏树 -专利权人：尔必达存储器股份有限公司
申请日： 2006-09-26 - 公布日： 2007-04-04 - 主分类号： H01L21/60 文献下载
摘要：公开了一种制造半导体器件的方法，所述半导体器件包括基板、半导体芯片和多个端子。该方法包括准备包括绝缘体的基板，所述绝缘体与绝缘体上的多个信号线路、与多个信号线路有关的多个电源线路和与多个信号线路有关的多个地线线路根据预定布局一同形成。多个线路组中的每一个包括一个电源线路、一个地线线路和排列于这一个电源线路与这一个地线线路之间的一个信号线路。多个线路组中的每一个与多个线路组中相邻的线路组共享电源线路和地线线路中任意一个。
制造半导体器件方法包括装置

[发明专利]DRAM叠层封装、DIMM以及半导体制造方法-CN200610056976.6无效
发明人：其田佑次;菊池修司;平野克典;安生一郎;片桐光昭 -专利权人：株式会社日立制作所;尔必达存储器股份有限公司
申请日： 2006-03-07 - 公布日： 2006-10-11 - 主分类号： G11C7/10 文献下载
摘要：目的在于提供一种由半导体试验装置可对高速DRAM叠层封装进行试验和/或挽救的DRAM叠层封装、DIMM和半导体制造方法。本发明DRAM叠层封装的结构为：在层叠的多个DRAM4与连接试验装置(1)的用于至少输入输出地址、指令和数据的外部端子之间设置接口芯片(2)，将上述多个DRAM和上述接口芯片安装到封装内，在上述接口芯片(2)上具备测试电路(8)：其具有生成用于试验上述多个DRAM的试验格式的算法格式生成器(10)、给上述多个DRAM施加该生成的试验格式的施加电路(20)与(21)、以及比较判定来自上述多个DRAM的响应信号与期望值的比较器的。
dram 封装 dimm 以及半导体制造方法

[发明专利]层叠型半导体装置-CN200610073556.9无效
发明人： 片桐光昭;柴本正训;原敦;青木孝一郎;谏田尚哉;菊地修司;谷江尚史 -专利权人：尔必达存储器株式会社
申请日： 2006-04-10 - 公布日： 2006-10-11 - 主分类号： H01L25/065 文献下载
摘要：本发明的层叠型半导体装置具有：底部基板，在端部形成将多个连接端子直线状排列的端子列，并具有将上述多个连接端子及外部端子电连接的布线图形；一个或多个半导体芯片，具有以和上述端子列大致平行的位置关系直线状排列的焊盘列，被层叠在上述底部基板上；和一个或多个内插基板，形成有包括多个布线的布线层，上述多个布线电连接上述焊盘列的焊盘和上述端子列的连接端子，被配置为彼此大致平行且大致等长。
层叠半导体装置

[发明专利]具有多个层叠的存储芯片的半导体存储器件-CN200610071011.4无效
发明人：关口知纪;大坂英树;井户立身;永岛靖;片桐光昭;安生一郎 -专利权人：尔必达存储器株式会社;株式会社日立制作所
申请日： 2006-03-30 - 公布日： 2006-10-04 - 主分类号： G11C5/00 文献下载
摘要：一种半导体存储器使用基础基片(101)，所述基础基片(101)具有命令/地址外部终端组(CA)、数据输入/输出外部终端组(DQ)、以及单个芯片选择外部终端(CS)，并且该半导体存储器还包括安装在基础基片(101)上的多个存储芯片(110到113)，每个所述存储芯片都能够单独地执行读写操作。终端(CA、DQ以及CS)连接到接口芯片(120)。接口芯片(120)具有芯片选择信号发生电路，其在经由终端(CA)馈送的地址信号的基础上以及经由终端(CS)馈送的芯片选择信号的基础上，能够单独地激活多个存储芯片(110到113)。
具有层叠存储芯片半导体器件

[发明专利]半导体器件、噪声减小方法以及屏蔽盖-CN200510072830.6无效
发明人：今里雅治;中村淳;渡边敬行;常田健祐;片桐光昭;清水浩也;永田达也 -专利权人：日本电气株式会社;株式会社瑞萨东日本半导体;尔必达存储器株式会社
申请日： 2005-05-20 - 公布日： 2005-11-23 - 主分类号： H05K9/00 文献下载
摘要：在存储模块中，参考电势连接构图置于高频信号线和/或从信号线的引线端延伸的延伸线上，以及用于覆盖半导体存储芯片的屏蔽盖置于衬底上，并且通过金属盖接触部件将参考电势连接构图连接到屏蔽盖。
半导体器件噪声减小方法以及屏蔽

[发明专利]半导体装置-CN200510056050.2无效
发明人：渡边祐二;片桐光昭;谷江尚史;中村淳;佐藤朝彦 -专利权人：尔必达存储器株式会社
申请日： 2005-03-21 - 公布日： 2005-09-21 - 主分类号： H01L21/60 文献下载
摘要：半导体装置，具有：半导体封装件(2)；以及安装基板(5)，该安装基板(5)具有通过焊料突起(4)而与半导体封装件(2)电连接的焊盘(8)。安装基板(5)上形成了多个由多个焊盘(8)配置而成的列，构成位于分别离主边最近的一侧的列的焊盘(8)中的至少一个，具有从焊盘(8)沿着安装基板面延伸的布线(9)，主边构成了半导体封装件外缘。布线(9)按以下方式形成：与焊盘(8)对应的联络部位于与连接焊盘(8)的中心和半导体封装件(2)的中心的线段相比，靠近与该线段在焊盘(8)中心直交的线段的一侧。
半导体装置

[发明专利]半导体器件-CN200410081801.1无效
发明人：谷江尚史;久野奈柄;太田裕之;池田博明;安生一郎;片桐光昭;渡边祐二 -专利权人：株式会社日立制作所;尔必达存储器株式会社
申请日： 2004-12-30 - 公布日： 2005-09-07 - 主分类号： H01L25/10 文献下载
摘要：课题在于提供可以降低动作时的温度上升的半导体器件。把接口芯片2叠层到叠层起来的多个半导体元件1的上面。在多个半导体元件1的下面，配置Si内插板3和树脂基板内插板4。Si内插板3配置在树脂内插板4与多个半导体元件1之间，厚度比半导体元件1的厚度更厚，而且，具有小于树脂内插板4的线膨胀系数，大于等于多个半导体元件1的线膨胀系数的线膨胀系数。
半导体器件

[发明专利]半导体集成电路器件-CN03159867.6有效
发明人：小西聪;片桐光昭;柳泽一正 -专利权人：株式会社瑞萨科技
申请日： 2003-09-26 - 公布日： 2004-06-23 - 主分类号： H01L27/04 文献下载
摘要：一种半导体集成电路器件，包含：方形平面的半导体衬底；在半导体衬底的主表面上沿半导体衬底一边设置的多个焊点；在半导体衬底的主表面上对应多个焊点设置的多个输入/输出单元；在半导体衬底的主表面上比多个输入/输出单元更靠内侧设置的内电路制作区；以及为内电路制作区供电的内电路电源布线，所述电源布线比多个输入/输出单元更靠内侧设置，其中多个输入/输出单元分别包含信号单元和内电路的供电单元，其中多个焊点包含：信号端，分别对应于信号单元设置并与之电连接；内电路供电端，分别对应于供电单元设置并与供电单元和电源布线电连接，以及其中供电端设在比信号端更靠近电源布线处。
半导体集成电路器件

[发明专利]半导体装置及其制造方法-CN02160408.8无效
发明人：西本贤二;片桐光昭 -专利权人：株式会社日立制作所
申请日： 2002-12-31 - 公布日： 2003-07-30 - 主分类号： H05K1/00 文献下载
摘要：本发明提供一种半导体装置及其制造方法。尤其提供一种多芯片模块，将利用晶片制造工序形成外部连接端子的存储芯片安装在布线基板时或安装后，可改变上述存储芯片的功能。准备包含电源电压布线(6)及接地电位布线(6)的布线(6)的图案不同的两种模块基板，在这两种模块基板上安装存储芯片(2)及控制芯片(3)，从而使用同一存储芯片(2)实现字结构或动作模式等功能不同的两种多芯片模块。
半导体装置及其制造方法

1
共 11 条