|
|
钻瓜专利网为您找到相关结果 11个，建议您 升级VIP下载更多相关专利
- [发明专利]超结器件及其制造方法-CN201811381201.5有效
-
姜峰;肖胜安
-
深圳尚阳通科技股份有限公司
-
2018-11-20
-
2023-09-29
-
H01L29/06
- 本发明公开了一种超结器件，超结结构采用多次沟槽刻蚀加填充工艺形成，对应沟槽在纵向上分成两个以上的子沟槽，各子沟槽中填充由第二导电类型子柱并叠加形成第二导电类型柱。在各子沟槽的叠加位置处，通过增加叠加位置处的第二导电类型杂质的总量，来提高叠加位置处的第二导电类型子柱被完全横向耗尽时的第一夹断电压并使第一夹断电压大于的底部的各纵向位置处的夹断电压，以保证反偏时各叠加位置底部的第二导电类型子柱都先于叠加位置夹断。本发明还提供一种超结器件的制造方法。本发明能采用多次沟槽刻蚀加填充形成的超结结构从而降低工艺难度，同时能增加子沟槽的叠加位置处的夹断电压，能提高超结器件的击穿电压。
- 器件及其制造方法
- [发明专利]超结器件及其制造方法-CN201711443356.2有效
-
肖胜安
-
深圳尚阳通科技股份有限公司
-
2017-12-27
-
2023-08-29
-
H01L29/06
- 本发明公开了一种超结器件，超结结构的PN柱交替排列在N型外延层上，N型外延层形成于半导体衬底上，漏区是在将半导体衬底进行背面减薄完全去除后通过N型离子注入形成于N型外延层背面，使漏区形成一个方便通过离子注入来调节厚度和掺杂浓度的结构，漏区的掺杂浓度在保证能和漏极的金属形成欧姆接触的条件下，通过降低漏区的掺杂浓度或厚度来减少由P型阱和N型外延层之间形成的体二极管在正向导通时的电子注入从而降低器件的Irrm。本发明公开了一种超结器件的制造方法。本发明能减小器件的Irrm，还能同时提高器件的导热性能以及降低对半导体衬底的要求以及能防止半导体衬底的杂质的自扩散对N型外延层的不利影响。
- 器件及其制造方法
- [发明专利]超结器件及其制造方法-CN201811381197.2有效
-
肖胜安
-
深圳尚阳通科技股份有限公司
-
2018-11-20
-
2023-08-22
-
H01L29/06
- 本发明公开了一种超结器件，超结结构由两层以上的超结子层结构叠加而成，超结子层通过沟槽刻蚀和填充工艺形成，叠层结构采用较低的工艺难度得到较高的高宽比的P型柱；同时将N型半导体衬底的掺杂浓度设置为数量级低于等于最底层外延子层的掺杂浓度的数量级，这样能防止多次沟槽填充对应的热过程所产生的N型半导体衬底的杂质扩散到超结结构中。本发明还公开了一种超结器件的制造方法。本发明的超结结构由两次或两次以上的沟槽填充工艺形成，具有较厚的PN薄层厚度，同时能避免多次沟槽填充所带来的N型衬底向超结结构的外延层进行杂质扩散的问题，使得PN薄层的一致性得到提高。
- 器件及其制造方法
- [发明专利]超结器件-CN201811600203.9有效
-
蒋容
-
深圳尚阳通科技股份有限公司
-
2018-12-26
-
2023-07-14
-
H01L29/786
- 本发明公开了一种超结器件，器件单元区的第一超结结构由第一和二种柱交替排列而成；终端区的第二超结结构由第三和多四种柱交替排列而成。第二种柱都连接到正面电极，第一种柱都通过连接到背面电极。终端区的最内侧包括有过渡区，过渡区外侧第四种柱浮空，各第三种柱都通过连接到背面电极。在超结器件反偏时，各第一种柱被两个方向横向耗尽，过渡区外侧各第三种柱被从内往外的单方向横向耗尽。在不改变第一超结结构的结构的条件下，利用单方向横向耗尽会比两个方向耗尽所需电场强度大的特征，通过减少第三种柱的宽度或降低第三种柱的掺杂浓度来降低各第二超结单元耗尽所需的电场强度。本发明能提高终端区的击穿电压，从而提高器件的性能。
- 器件
- [发明专利]超结器件及其制造方法-CN202111495334.7在审
-
肖胜安;曾大杰;干超
-
深圳尚阳通科技股份有限公司
-
2021-12-09
-
2023-06-23
-
H01L29/06
- 本发明公开了一种超结器件，超结器件的位于有源区中的结构包括：平面栅结构，形成在各第一导电类型柱的顶部，平面栅结构由第一栅介质层和第一栅极导电材料层叠加而成；同一原胞内具有两个平面栅结构，两个平面栅结构的第一栅介质层之间设置有第二栅介质层；第二阱区，由以平面栅结构的第一侧面为自对准条件的第二导电类型的离子注入区经过退火处理后组成；第二阱区在退火处理的作用下横向扩散到平面栅结构的底部区域；沟道区由被平面栅结构覆盖第二阱区组成，第二阱区和平面栅结构之间的自对准结构用于提高器件的一致性。本发明还公开了一种超结器件的制造方法。本发明能提高器件的一致性，还能降低Cgd。
- 器件及其制造方法
- [发明专利]沟槽MOSFET及其制造方法-CN201811414618.7有效
-
蒋容;肖胜安
-
深圳尚阳通科技股份有限公司
-
2018-11-26
-
2023-06-23
-
H01L29/78
- 本发明公开了一种沟槽MOSFET，包括：原胞区和外围区，原胞区中形成有沟槽MOSFET的器件单元结构，在外围区中形成有用于降低沟槽MOSFET的输出电容非线性的沟槽MOS电容，沟槽MOS电容包括：第二沟槽栅，由形成于第二沟槽中的第二栅介质层和第二多晶硅栅叠加而成；第二多晶硅栅的侧面覆盖的第一外延层的表面未形成源区，由第一外延层组成的漂移区延伸在整个原胞区和外围区中，在漂移区的背面形成有漏区；第二多晶硅栅的顶部通过接触孔连接到源极；沟槽MOS电容和器件单元结构组成并联结构并在器件反偏时提升整个沟槽MOSFET的输出电容并降低输出电容的非线性。本发明还公开了一种沟槽MOSFET的制造方法。
- 沟槽mosfet及其制造方法
- [实用新型]功率模块-CN202223562406.8有效
-
王剑峰;蒋容;王洋
-
深圳尚阳通科技股份有限公司
-
2022-12-30
-
2023-06-23
-
H01L23/48
- 本实用新型公开了一种功率模块，包括：电极端子和散热基板，注塑体将散热基板的顶部表面以下区域包覆，散热基板的顶部表面从注塑体的顶部表面露出。电极端子包括多个，各电极端子从注塑体的对应的侧面露出，注塑体的至少一个侧面上设置有电极端子。在端子侧面的顶边和散热基板之间的注塑体的顶部表面的区域中，设置有一个以上的凹槽，通过凹槽增加电极端子和散热基板之间的爬电距离。本实用新型能提升电极端子和散热基板之间的爬电距离，能更好的适配小型化散热器尺寸，能应付更高的工作电压以及恶劣的应用环境。
- 功率模块
|
