“洪显星”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]存储器件及其控制器和操作方法-CN201910305549.4有效
发明人： 洪显星 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-04-16 - 公布日： 2023-09-19 - 主分类号： G11C11/419 文献下载
摘要：本发明的实施例公开了一种存储器件及其控制器和操作方法。存储器件包括被配置为响应于时钟脉冲对存储器阵列的位线预充电的位线预充电电路。控制器被配置为将时钟脉冲输出至位线预充电电路，并且将第一字线使能信号输出至字线驱动器。第一字线使能信号从时钟脉冲延迟第一延迟时间，并且第二字线使能信号从时钟脉冲延迟第二延迟时间。
存储器件及其控制器操作方法

[发明专利]存储器器件及其形成方法-CN202310417648.8在审
发明人： 洪显星 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-19 - 公布日： 2023-09-12 - 主分类号： G11C11/16 文献下载
摘要：本申请公开了一种存储器器件。在一个方面，存储器器件包括耦合到字线的存储器单元的组，以及耦合到跟踪字线和跟踪位线的跟踪单元。在一个方面，存储器器件包括耦合到跟踪字线的跟踪升压器电路。在一个方面，跟踪升压器电路被配置成升压施加于跟踪字线的第一脉冲的第一边缘。在一个方面，跟踪单元被配置成响应于具有升压的第一边缘的第一脉冲，在跟踪位线上生成第二脉冲。在一个方面，存储器器件包括字线控制器，该字线控制器被配置为基于第二脉冲将第三脉冲施加于字线。本申请还公开了形成存储器器件的方法。
存储器器件及其形成方法

[发明专利]具有主锁存器和从锁存器的触发器电路-CN202011173069.6在审
发明人： 洪显星 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-10-28 - 公布日： 2021-05-14 - 主分类号： H03K3/037 文献下载
摘要：本文中描述用于具有主锁存器和从锁存器的的触发器电路。触发器电路包含主锁存器，主锁存器配置成锁存输入数据信号且基于主时钟信号而输出数据锁存信号。电路还包含从锁存器，从锁存器耦接到主锁存器且配置成基于从锁存器时钟信号和数据锁存信号而产生输出数据信号。此外，电路包含耦接到主锁存器和从锁存器的偏斜时钟电路。偏斜时钟电路配置成接收时钟信号且基于时钟信号而产生主时钟信号和从时钟信号。主时钟信号和从时钟信号是独立时钟信号，主时钟信号和从时钟信号的时序通过偏斜时钟电路相对于彼此偏斜。
具有主锁存器锁存器触发器电路

[发明专利]存储器件及其工作方法-CN201810177871.9有效
发明人： 洪显星 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-03-05 - 公布日： 2020-12-08 - 主分类号： G11C7/10 文献下载
摘要：本发明的实施例提供了存储器件及其工作方法。存储器件包括多个存储器单元、多根字线和字线驱动器。字线分别连接至存储器单元。字线驱动器被配置为分别利用具有变化的脉冲宽度的字线信号驱动字线。
存储器件及其工作方法

[发明专利]半导体元件-CN201910699631.X在审
发明人： 洪显星 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-07-31 - 公布日： 2020-02-11 - 主分类号： G11C11/413 文献下载
摘要：一种半导体元件，其特征在于，包含设置在复数个列及复数个栏中的复数记忆单元。元件还包含复数初级字元线，其中每一个初级字元线连接于设置在一个列中的第一复数记忆单元及复数位元线对；每一个初级字元线连接于设置在一个栏中的第二复数记忆单元。元件还包含字元线驱动电路，操作以选择初级字元线的第一初级字元线，以及操作以自第一端对所选择的第一初级字元线充电；以及次级字元线，操作以自第二端对所选择的第一初级字元线充电。
字元线复数复数记忆充电半导体元件驱动电路第一端位元线

[发明专利]存储电路-CN201910127861.9在审
发明人：阿图尔·卡多奇;洪显星 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-02-20 - 公布日： 2020-01-03 - 主分类号： G11C8/08 文献下载
摘要：本发明公开一种存储电路。所述电路包括多个存储单元、第一跟踪字线驱动器以及第二跟踪字线驱动器。所述第一跟踪字线驱动器响应于所述多个存储单元的第一区被存取而输出第一信号，所述第一信号具有第一脉冲宽度。所述第二跟踪字线驱动器响应于所述多个存储单元的第二区被存取而输出第二信号，所述第二信号具有第二脉冲宽度，所述第二脉冲宽度不同于所述第一脉冲宽度。
驱动器跟踪字线脉冲存储单元第二信号存取存储电路输出第一区响应电路

[发明专利]数据处理装置-CN201810985164.2在审
发明人： 洪显星 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-28 - 公布日： 2019-12-31 - 主分类号： G11C7/22 文献下载
摘要：本公开提供一种数据处理装置。数据处理装置包括：信号产生器，被配置成传送使能信号；以及多个电路元件，排列成由多个行形成的阵列，所述多个行沿一方向间隔开，多个电路元件中的每一者被配置成从信号产生器接收使能信号并作为接收使能信号的结果而输入及输出数据。装置还包括输入/输出接口，输入/输出接口能够操作地连接到多个电路元件且被定位成在相对于所述多个行所间隔开的方向的第一方向上从输入/输出接口向电路元件传播数据并在相对于所述第一方向的第二方向上接收从电路元件传播到输入/输出接口的数据。信号产生器维持使能信号的传播方向相对于数据传播方向的关系而不论数据传播方向如何。
电路元件输入/输出接口使能信号信号产生器数据处理装置数据传播传播方向方向间隔输出数据地连接配置传播传送

[发明专利]字线使能脉冲产生电路-CN201710170533.8在审
发明人： 洪显星 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-03-21 - 公布日： 2018-05-08 - 主分类号： G11C11/418 文献下载
摘要：一种字线使能脉冲产生电路，应用于一静态随机存取存储器(SRAM)。该电路包括：延迟单元接收使能信号以提供中间信号。第一反相器接收中间信号以向SRAM的多个字线驱动器提供字线使能脉冲信号。延迟单元包括耦接于第一反相器的输入端与第一电源之间的第一晶体管；耦接于第一反相器的输入端与第二电源(不同于第一电源)之间的电阻；以及耦接于第一反相器的输入端与电阻之间的第二晶体管。第一晶体管和第二晶体管建构第二反相器。字线使能脉冲信号的一特定信号边缘是从使能信号的特定信号边缘延迟一延迟时间，而延迟时间对应电阻的电阻值。
字线使能脉冲产生电路