“梁坤元”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]一种射频LDMOS晶体管及其制造方法-CN201510290509.9有效
发明人：邓小川;梁坤元;甘志;萧寒;李妍月;张波 -专利权人：电子科技大学;东莞电子科技大学电子信息工程研究院
申请日： 2015-06-01 - 公布日： 2018-11-23 - 主分类号： H01L29/78 文献下载
摘要：本发明属于半导体技术领域，特别涉及一种射频LDMOS晶体管及其制造方法。本发明的技术方案，主要为将传统的LDMOS法拉第罩设置为多段结构，分段后的金属相互独立，从而使靠近漏端处的金属块浮空，能够改善浮空后金属与其下面漂移区的电势差，从而降低靠近漏端边缘的电场峰值，提高击穿电压。本发明的有益效果为，能够有效改善N型轻掺杂漂移区的电场分布，使之更加均匀，从而可以在保持击穿电压不变条件下提高漂移区掺杂浓度，降低导通电阻。本发明尤其适用于射频LDMOS晶体管及其制造。
一种射频 ldmos 晶体管及其制造方法

[发明专利]射频LDMOS器件-CN201510579882.6有效
发明人：邓小川;梁坤元;甘志;刘冬冬;张波 -专利权人：电子科技大学;东莞电子科技大学电子信息工程研究院
申请日： 2015-09-11 - 公布日： 2018-05-01 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种射频LDMOS器件，包含P+衬底、P型外延层，衬底金属，P型外延层内部的P+sinker区、P阱、N‑漂移区、N+区、多晶硅，N‑漂移区的上方以及多晶硅的右侧上方设有法拉第罩，法拉第罩和漂移区之间有一层low k介质，low k介质材料的介电常数小于SiO2的介电常数；本发明在漂移区上方和法拉第罩下方的绝缘介质层使用low k材料，该结构可以有效降低法拉第罩靠近漏端边缘的高电场，与传统结构相比，本器件可以有效优化漂移区表面电场分布，使之更加均匀，提高器件的击穿电压；还可以降低器件源漏导通电阻，提高器件的输出功率。
射频 ldmos 器件

[发明专利]一种4H‑SiCUMOSFET栅槽的制作方法-CN201510164939.6有效
发明人：邓小川;李妍月;户金豹;申华军;萧寒;唐亚超;梁坤元;甘志 -专利权人：电子科技大学
申请日： 2015-04-09 - 公布日： 2018-01-19 - 主分类号： H01L21/04 文献下载
摘要：本发明属于半导体功率器件技术领域。为了克服现有方法制作的SiC UMOSFET器件栅槽侧壁陡直性低、底部具有子沟槽及表面粗糙度高的缺点，提供一种4H‑SiC UMOSFET栅槽的制作方法。该方法包括首先在位于半导体衬底上的半导体外延层表面形成第一介质层，半导体外延层的材料为碳化硅；在第一介质层表面生长第二介质层；在第二介质层上涂覆光刻胶，以光刻胶为掩膜刻蚀第二介质层，形成栅槽区域窗口；去胶后，以第二介质层为掩膜刻蚀第一介质层；清除第二介质层，以第一介质层作为刻蚀栅槽掩膜，利用ICP技术对半导体外延层进行刻蚀栅槽，刻蚀气体包括SF6、O2及Ar，SF6和Ar的气体流量比例为21，O2含量为45％～50％；清除第一介质层形成U型栅槽；适用于制作SiC UMOSFET栅槽。
一种 sic umosfet 制作方法

[发明专利]一种碳化硅器件的栅槽制作方法-CN201510124930.2有效
发明人：邓小川;萧寒;户金豹;申华军;李妍月;唐亚超;甘志;梁坤元;张波 -专利权人：电子科技大学
申请日： 2015-03-20 - 公布日： 2017-06-09 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及半导体制造工艺，特别涉及一种碳化硅UMOS器件的栅槽制作方法。本发明的碳化硅器件的栅槽制作方法，主要是根据栅槽区域窗口对碳化硅外延片上的介质层进行刻蚀，在刻蚀中保留碳化硅上表面部分介质层，然后采用腐蚀工艺对该部分介质层进行腐蚀，使介质层与碳化硅外延片的接触区域形成圆滑的弧形，从而使碳化硅外延片在刻蚀后能形成侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构。本发明的有益效果为，得到了侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构，减小了槽栅底部的电场集中效应，提高了器件击穿性能和可靠性。本发明尤其适用于碳化硅器件栅槽结构制作。
一种碳化硅器件制作方法

[发明专利]射频LDMOS晶体管及其制作方法-CN201610235235.8在审
发明人：邓小川;刘冬冬;梁坤元;甘志 -专利权人：东莞电子科技大学电子信息工程研究院
申请日： 2016-04-14 - 公布日： 2016-07-06 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种射频LDMOS晶体管，包含：P型外延层、背面金属电极、P阱、P+sinker区、N‑漂移区、多晶硅栅极、栅氧化层，多晶硅栅极的上方右侧设有法拉第罩，法拉第罩包括阶梯状金属层和多个块状金属层，法拉第罩与半导体表面之间设有二氧化硅介质层；本发明还提供一种射频LDMOS晶体管的制作方法，包括步骤：形成P型外延层、P+sinker区、多晶硅栅极、P阱、N+源极、轻掺杂N‑漂移区、N+漏极，淀积二氧化硅介质层，淀积金属层形成阶梯型金属层以及块状金属层，构成法拉第罩；本发明覆盖在漂移区上方的源场板面积更小，可以在不增加栅漏电容的前提下有效地减少器件的源漏电容，提高器件的频率特性，使电场分布更加均匀，并降低栅边缘的电场强度。
射频 ldmos 晶体管及其制作方法

[发明专利]一种碳化硅VDMOS器件及其制作方法-CN201510388855.0在审
发明人：邓小川;萧寒;李妍月;唐亚超;甘志;梁坤元;张波 -专利权人：电子科技大学
申请日： 2015-07-02 - 公布日： 2015-12-16 - 主分类号： H01L29/78 文献下载
摘要：本发明属于半导体技术，具体的说是涉及一种碳化硅VDMOS器件及其制作方法。本发明所述碳化硅VDMOS器件包括：碳化硅N型重掺杂衬底，碳化硅N型重掺杂衬底上方的第一碳化硅N^-外延层，第一碳化硅N^-外延层中的埋介质槽，第二碳化硅N^-外延层，位于第二碳化硅N^-外延层上部的Pbase区，Pbase区中碳化硅P⁺接触区和N⁺源区形成的源极，多晶硅栅极，多晶硅与半导体之间的二氧化硅介质。本发明通过在碳化硅VDMOS器件JFET区下部引入埋介质槽，优化了碳化硅VDMOS器件栅氧电场，提高了器件的可靠性。
一种碳化硅 vdmos 器件及其制作方法

[发明专利]一种碳化硅VDMOS器件及其制作方法-CN201510388838.7在审
发明人：邓小川;萧寒;唐亚超;李妍月;梁坤元;甘志;张波 -专利权人：电子科技大学
申请日： 2015-07-02 - 公布日： 2015-12-16 - 主分类号： H01L29/78 文献下载
摘要：本发明属于半导体技术，具体的说是涉及一种碳化硅VDMOS器件及其制作方法。本发明所述碳化硅VDMOS器件包括：碳化硅N型重掺杂衬底，碳化硅N型重掺杂衬底上方的碳化硅N^-外延层，位于碳化硅N^-外延层上部的Pbase区，Pbase区中碳化硅P⁺接触区和N⁺源区形成的源极，凹进Pbase区之间形成的JFET区中的凹槽多晶硅，凹进JFET区的多晶硅与半导体之间的二氧化硅介质，围绕在凹进JFET区二氧化硅介质周围的P⁺区。本发明通过在碳化硅VDMOS器件中引入凹槽栅，优化了碳化硅VDMOS器件栅氧电场，提高了器件的可靠性。
一种碳化硅 vdmos 器件及其制作方法

[发明专利]一种射频LDMOS器件及其制造方法-CN201510290535.1在审
发明人：邓小川;甘志;梁坤元;张晓菲;萧寒;李妍月;唐亚超;张波 -专利权人：电子科技大学;东莞电子科技大学电子信息工程研究院
申请日： 2015-06-01 - 公布日： 2015-10-07 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及半导体技术，特别涉及一种射频LDMOS器件及其制造方法。本发明的主要方法为在器件漏端N型轻掺杂区中引入了氧化层区，通过对该氧化层区长度、厚度以及位置的调节，可以在保证不影响器件击穿电压和导通电阻的同时，降低漂移区的等效介电常数，从而降低器件的栅漏电容，提高器件的频率特性。本发明尤其适用于LDMOS器件及其制造。
一种射频 ldmos 器件及其制造方法

[发明专利]一种碳化硅VDMOS器件及其制作方法-CN201510388822.6在审
发明人：邓小川;萧寒;唐亚超;李妍月;梁坤元;甘志;张波 -专利权人：电子科技大学
申请日： 2015-07-02 - 公布日： 2015-09-30 - 主分类号： H01L29/78 文献下载
摘要：本发明属于半导体技术，具体的说是涉及一种碳化硅VDMOS器件及其制作方法。本发明所述碳化硅VDMOS器件包括：碳化硅N型重掺杂衬底，碳化硅N型重掺杂衬底上方的碳化硅N^-外延层，位于碳化硅N^-外延层上部的Pbase区，位于两Pbase区之间形成JFET区中的P⁺层，位于P⁺层上侧、JFET区表面的介质槽，位于Pbase区中碳化硅P⁺接触区和N⁺源区形成的源极，多晶硅栅极，多晶硅与半导体之间的二氧化硅介质。本发明通过在碳化硅VDMOS器件JFET区下部引入埋介质槽，优化了碳化硅VDMOS器件栅氧电场，提高了器件的可靠性。
一种碳化硅 vdmos 器件及其制作方法

1
共 9 条