“无锡华润上华科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果1110个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法-CN202110340666.1在审
发明人：方冬;肖魁 -专利权人： 无锡华润上华科技有限公司
申请日： 2021-03-30 - 公布日： 2022-10-04 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种半导体器件及其制造方法。所述半导体器件包括：基底，基底的第一表面开设有第一沟槽和第二沟槽；栅极，设于第一沟槽内；栅极绝缘隔离结构，设于第一沟槽内，且在栅极的底部、侧面及顶部将栅极包覆；源极掺杂区，位于基底内、且位于第一沟槽的两侧和第二沟槽的两侧；沟槽导电结构，设于第二沟槽内；源电极，设于沟槽导电结构上及源极掺杂区上，与沟槽导电结构及源极掺杂区电性连接；漏极，设于基底的第二表面。本发明的半导体器件除了可以通过沟道导通外，还可以通过沟槽导电结构导通，所以导通能力更强。因为沟道导通更快，所以其开启电压(正向压降)更低。
半导体器件及其制造方法

[发明专利]半导体器件及半导体器件的控制方法-CN202110333701.7在审
发明人：何乃龙;张森;许杰;姚玉恒;邹敏 -专利权人： 无锡华润上华科技有限公司
申请日： 2021-03-29 - 公布日： 2022-09-30 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种半导体器件，包括器件主体，所述器件主体包括场板结构和多个电极，所述场板结构包括多个相互分离的板体；所述半导体器件还包括控制电路，所述控制电路包括：多个输出端，每个输出端连接一板体；多个输入端，不同的输入端连接所述器件主体的不同电极；控制单元，用于根据各所述输入端的输入信号判断所述器件主体的工作状态，并根据所述工作状态控制各所述输出端输出的电压，从而控制各所述板体的电势。本发明通过判断器件的工作状态来动态控制各板体的电势，使器件主体在不同的工作状态下均能根据该工作状态下的需求达到最佳性能。
半导体器件控制方法

[发明专利]一种半导体器件及其制备方法、电子装置-CN201911350772.7有效
发明人：朱文明;黄仁瑞 -专利权人： 无锡华润上华科技有限公司
申请日： 2019-12-24 - 公布日： 2022-09-23 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种半导体器件及其制备方法、电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有半导体器件的主体部分；在所述半导体衬底上形成第一介质层并对所述介质层进行蚀刻，以形成通孔露出需要电连接的半导体器件的主体部分的电连接区域；在所述第一介质层上形成金属层，以覆盖所述第一介质层并填充所述通孔，以与露出的所述电连接区域形成电连接；在金属层上形成掩膜层并进行图案化；蚀刻金属层，以在金属层中形成侧壁竖直的凹槽；以流量比为2:4.5～6的Cl2:Ar继续蚀刻所述金属层，以在所述金属层的凹槽的顶部形成顶部开口扩大的锥形结构；继续在所述金属层上形成第二介质层并填充所述凹槽，以形成包括所述金属层在内的金属互连结构。
一种半导体器件及其制备方法电子装置

[发明专利]一种传感器检测电路及电子装置-CN201911395853.9有效
发明人：李琛;王浩 -专利权人： 无锡华润上华科技有限公司
申请日： 2019-12-30 - 公布日： 2022-09-23 - 主分类号： H03M1/68 文献下载
摘要：本发明公开了一种传感器检测电路，所述传感器检测电路包括位于所述传感器检测电路的输入端和输出端之间的数模转换器和数字信号处理器，所述数模转换器包括Δ‑Σ调制器，所述Δ‑Σ调制器包括输入级和反馈级，通过调节所述输入级与所述反馈级的比值实现对所述Δ‑Σ调制器输入信号的放大控制。通过这种方式数模转换器可以直接对传感器的模拟小信号进行处理，从而显著降低设计难度，同时大幅减小芯片面积与功耗，而且适用于大部分传感器信号处理，提升通用性。
一种传感器检测电路电子装置

[发明专利]一种双向ESD保护器件及电子装置-CN201910916709.9有效
发明人：梁旦业;汪广羊 -专利权人： 无锡华润上华科技有限公司
申请日： 2019-09-26 - 公布日： 2022-09-20 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种双向ESD保护器件及电子装置，该双向ESD保护器件包括：形成在半导体衬底中的第一阱区、第二阱区和第三阱区；在第一阱区和第二阱区的每一个中形成的至少两个第一注入区和至少两个第二注入区，至少两个第一注入区沿第一阱区/第二阱区的长度方向排列且间隔布置，至少两个第二注入区沿第一阱区/第二阱区的长度方向排列且间隔布置，第一注入区和第二注入区位于不同的直线上且彼此错开一定距离；形成在第一阱区和第三阱区的交界处以及第二阱区和第三阱区的交界处的第三注入区。该ESD保护器件可以在具有相对较高维持电压的同时，ESD鲁棒性对比之前的结构大大提高。该电子装置具有类似的优点。
一种双向 esd 保护器件电子装置

[发明专利]一种对半导体制造中的晶圆进行监控的方法和掩膜版-CN201910959120.7有效
发明人：陈倩;马如军 -专利权人： 无锡华润上华科技有限公司
申请日： 2019-10-10 - 公布日： 2022-09-20 - 主分类号： H01L21/027 文献下载
摘要：本发明提供一种对半导体制造中的晶圆进行监控的方法和掩膜版。所述方法包括：获取待监控的半导体工艺及其设计规则；根据所述设计规则设计监控图形，所述监控图形包括产品晶圆上对应于所述半导体工艺的关键图形；制作所述产品晶圆的掩膜版，其中，在制作所述掩膜版的过程中将所述监控图形导入所述产品晶圆的所述掩膜版的切割道区域；制造所述产品晶圆并在制造所述产品晶圆的过程中进行所述产品晶圆的失效分析。根据本发明，使后续制造的产品晶圆中同时得到各种不同监控工艺的监控图形结构，工作量低、分析效率高；针对同一种工艺，在不同产品上实现监控图形的整体形貌的监控，避免监控产品更改所带来的影响，数据规范统一，可实现工艺长期监控。
一种对半导体制造中的进行监控方法掩膜版

[发明专利]一种半导体器件及其制备方法、电子装置-CN201911423898.2有效
发明人：贺腾飞;林军;张建栋;黄仁瑞 -专利权人： 无锡华润上华科技有限公司
申请日： 2019-12-31 - 公布日： 2022-09-20 - 主分类号： H01L21/306 文献下载
摘要：本发明公开了一种半导体器件及其制备方法、电子装置。所述制备方法包括：提供晶圆，在所述晶圆上形成有介电层，在所述介电层中形成有相互间隔的插塞，并且所述介电层的顶部露出所述插塞的顶部；执行化学机械研磨步骤，在研磨垫上同时添加研磨液和去离子水，对所述介电层进行研磨，去除部分所述介电层，以露出部分所述插塞并控制所述插塞凸出所述介电层的高度，其中，所述研磨液和所述去离子水的流量比为1:0.03‑1:15，和/或所述研磨液和所述去离子水在所述研磨垫上的落点与所述研磨垫中心的距离为10cm‑12cm。所述方法可以精准控制晶圆表面整体插塞(钨‑插塞)凸出的高度在500埃以内以及其均匀性，进而获得高光洁、无损伤的表面以及稳定可靠的器件。
一种半导体器件及其制备方法电子装置

[发明专利]一种高压CMOS的制造方法、高压CMOS和电子装置-CN201911300194.6有效
发明人：何乃龙;张森 -专利权人： 无锡华润上华科技有限公司
申请日： 2019-12-16 - 公布日： 2022-09-16 - 主分类号： H01L21/265 文献下载
摘要：本发明提供一种高压CMOS的制造方法、高压CMOS和电子装置。所述方法包括：步骤S1，提供半导体衬底；步骤S2，在所述半导体衬底上形成从下到上层叠的栅介电层和栅极材料层；步骤S3，在所述栅极材料层上形成第一图案化掩膜层，以所述第一图案化掩膜层为掩膜刻蚀所述栅介电层和栅极材料层，以形成第一栅极结构并露出所述半导体衬底上拟形成第一源漏极的区域；步骤S4，执行离子注入工艺，以形成第一源漏极，其中，所述离子注入工艺以所述第一图案化掩膜层、以及剩余的所述栅介电层和所述栅极材料层为掩膜。根据本发明，能够满足高压CMOS器件高静态击穿电压、超低特征导通电阻、高动态击穿电压以及大的安全工作区的需求。
一种高压 cmos 制造方法电子装置

[发明专利]一种半导体器件的制造方法、半导体器件和电子装置-CN201911348886.8有效
发明人：张松;梁志彬;李小红;金炎;王德进 -专利权人： 无锡华润上华科技有限公司
申请日： 2019-12-24 - 公布日： 2022-09-16 - 主分类号： H01L27/11517 文献下载
摘要：本发明提供一种半导体器件的制造方法、半导体器件和电子装置。所述方法包括：步骤S1，提供半导体衬底，在所述半导体衬底上形成有浮栅结构，所述浮栅结构包括浮栅层，并且所述浮栅结构中包含有露出部分所述半导体衬底的间隔区域；步骤S2，在所述半导体衬底表面形成介质层，其中，所述介质层覆盖所述半导体衬底和所述浮栅层的侧壁；步骤S3，在所述半导体衬底表面沉积控制栅材料层，以覆盖所述介质层和所述浮栅结构；步骤S4，图案化所述控制栅材料层以形成控制栅结构，所述控制栅结构部分覆盖所述浮栅层的侧壁上的所述介质层。根据本发明，实现了闪存器件与PIP电容器的制造工艺的集成，变上下结构的PIP电容器为左右结构。
一种半导体器件制造方法电子装置

[发明专利]半导体器件及其制备方法-CN202010065847.3有效
发明人：高桦 -专利权人： 无锡华润上华科技有限公司
申请日： 2020-01-20 - 公布日： 2022-09-16 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体器件及其制备方法。所述半导体器件包括：所述半导体器件包括：半导体衬底；体区和漂移区，形成于所述半导体衬底中；源区，位于所述体区内；漏区，位于所述漂移区内；栅极结构，位于所述半导体衬底上，所述栅极结构的一侧延伸至所述源区上，且所述栅极结构的另一侧延伸至所述漂移区上；场板，位于所述漂移区上，且与所述栅极结构间隔设置；其中，在水平表面上的投影中，所述场板设有向所述栅极结构延伸的至少一个场板凸形结构，所述栅极结构设有与所述场板凸形结构配合的栅极结构凹形槽。本发明所述方案既不会损失器件的导通电阻也不会增加工艺成本或工艺步骤等，使半导体器件的性能提高。
半导体器件及其制备方法

[发明专利]一种半导体器件中栅极材料高度的监控方法-CN201811325528.0有效
发明人：肖魁;方冬;卞铮 -专利权人： 无锡华润上华科技有限公司
申请日： 2018-11-08 - 公布日： 2022-09-16 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件中栅极材料高度的监控方法，所述方法包括:提供半导体衬底，在所述半导体衬底中形成沟槽；在所述沟槽中填充栅极材料；量测所述栅极材料顶面两点之间的电阻；计算所述栅极材料的高度。根据本发明提供的半导体器件中栅极材料高度的监控方法，通过量测栅极材料顶面两点之间的电阻计算栅极材料的高度，从而在线监控栅极材料高度，该方法量测所需的面积小、应用范围广，且避免了硅晶圆的浪费。
一种半导体器件栅极材料高度监控方法

[发明专利]绝缘体上半导体器件及其制造方法-CN201811310851.0有效
发明人：胡金节 -专利权人： 无锡华润上华科技有限公司
申请日： 2018-11-06 - 公布日： 2022-09-09 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及一种绝缘体上半导体器件及其制造方法，所述方法包括：提供绝缘体上半导体基底；在半导体层上形成图案化的多晶硅结构；体引出区光刻版光刻并掺杂形成第一导电类型离子掺杂区，源漏区光刻版光刻并掺杂形成源区、漏区及掺杂多晶硅；热扩散使第一导电类型离子掺杂区扩散形成体引出区。本发明的多晶硅结构不会存在功函数差异，因此寄生沟道的开启电压和主沟道区一致，可以避免窄沟器件出现hump现象。体引出区在掺杂时掺杂窗口离体区隔离多晶硅合适的距离，也能保证有源区内的杂质能够扩散到poly边界，以保证较好的体区引出效果。
绝缘体半导体器件及其制造方法

[发明专利]形成有电容器的半导体器件及其制造方法-CN201811343810.1有效
发明人：胡金节 -专利权人： 无锡华润上华科技有限公司
申请日： 2018-11-13 - 公布日： 2022-09-09 - 主分类号： H01L21/8234 文献下载
摘要：本发明涉及一种形成有电容器的半导体器件及其制造方法，所述方法包括：获取形成有电容下极板的半导体衬底；在电容下极板上形成介质层；在介质层上形成第二多晶硅层；通过第一掺杂光刻版进行图形转移，在半导体衬底和第二多晶硅层上形成开设有掺杂窗口的掺杂阻挡层；掺杂第一导电类型的离子，在掺杂窗口下方的半导体衬底中形成第一导电类型离子掺杂区、第二多晶硅层形成第一掺杂多晶硅；第一掺杂多晶硅上方的掺杂窗口的宽度小于相应位置处第二多晶硅层的宽度，使得介质层被掺杂阻挡层覆盖。本发明掺杂第一导电类型的离子形成源漏时能够避免掺杂离子从侧面进入介质层，从而有效改善了PIP电容器BV偏低的失效问题。
形成电容器半导体器件及其制造方法

[发明专利]半导体器件制备方法-CN201811478102.9有效
发明人：廖远宝 -专利权人： 无锡华润上华科技有限公司
申请日： 2018-12-05 - 公布日： 2022-09-09 - 主分类号： H01L27/02 文献下载
摘要：本申请涉及一种半导体器件制备方法，包括：提供包括原胞区和非原胞区的半导体衬底，在非原胞区的半导体衬底上依次形成隔离介质层和具有第一导电类型掺杂的半导体层；以半导体层和隔离介质层为掩膜进行第一导电类型阱注入，在原胞区形成阱区；在阱区内形成工作结构，在半导体层内形成保护结构；在工作结构和保护结构上形成层间介质层，并在层间介质层内形成接触孔，在层间介质层上形成与接触孔连接的金属互连层，通过金属互连层和接触孔连接工作结构和保护结构。通过利用半导体层和隔离介质层作为掩膜进行自对准阱注入，可以降低保护结构的厚度，从而增加保护结构上方层间介质层的厚度，增强保护结构上方层间介质层的隔离作用。
半导体器件制备方法

[发明专利]模数转换器及其时钟产生电路-CN201910003174.6有效
发明人：李琛;王浩 -专利权人： 无锡华润上华科技有限公司
申请日： 2019-01-03 - 公布日： 2022-09-09 - 主分类号： H03M1/46 文献下载
摘要：本发明涉及一种模数转换器及其时钟产生电路，包括级联的时钟产生模组，每一级所述时钟产生模组用于产生对应的内部时钟信号，每一级所述时钟产生模组包括延迟模块和逻辑门模块，第N级逻辑门模块的第二输入端连接前一级逻辑门模块的输出端，而逻辑门模块的输出端用于输出内部时钟，因此每一级时钟产生模组均可产生一个内部时钟信号，且内部时钟N可由内部时钟N‑1和本级时钟产生模组中延迟模块的延迟时间运算得到，利用一个外部时钟信号可产生2～N个内部时钟信号，用户可根据需求选择其中一路时钟用于模数转换器，原理简单，电路结构简单易实现，降低了系统功耗，应用于模数转换器后不会对模数转换器产生影响。
转换器及其时钟产生电路