“彭春雨”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果237个，建议您升级VIP下载更多相关专利

[发明专利]一种用于DRAM非易失存内计算的电路-CN202110846566.6有效
发明人：蔺智挺;章诚;吴秀龙;朱志国;彭春雨;卢文娟;赵强;李星玮;陈军宁 -专利权人：安徽大学;合肥市微电子研究院有限公司
申请日： 2021-07-26 - 公布日： 2023-10-27 - 主分类号： G11C16/04 文献下载
摘要：本发明公开了一种用于DRAM非易失存内计算的电路，包括以3T1R1C单元为基本单元设置的N行N列内存单元阵列、N个NMOS管和2N个PMOS管构成的开关组、N个存储电容构成的存储共享电容组，每一列进行单独的逻辑与运算累加，再将结果共享到每一列总线上的存储电容上进行量化；基于该电路，根据3T1R1C单元中电容写入的一位二进制数，在掉电前，将数据转换成RRAM的阻态保存下来；在上电后，再根据RRAM阻态的不同，由源极线SL通过RRAM向3T1R1C单元中的电容恢复相应的数据。利用该电路能够实现正确的逻辑与运算以及结果的累加量化、完成DRAM掉电前的数据恢复、同时能够保证在上电时向电容中恢复数据。
一种用于 dram 非易失存内计算电路

[发明专利]两字节乘法电路及其任意位宽为2次幂的乘法电路与芯片-CN202311159955.7在审
发明人：强斌;董琛;胡薇;彭春雨;卢文娟;赵强;蔺智挺;吴秀龙 -专利权人：安徽大学
申请日： 2023-09-11 - 公布日： 2023-10-24 - 主分类号： G06F7/52 文献下载
摘要：本发明涉及两字节乘法电路及其任意位宽为2次幂的乘法电路与芯片。所述两字节乘法电路包括四个与门电路和两个半加器电路。每个半加器电路包括三个PMOS晶体管和三个NMOS晶体管。半加器电路结构在仅用六个晶体管的情况下能达到全摆幅输出。在四个门电路模块和两个半加器电路模块组合下，完成一个2bit乘法器电路设计，同时两字节乘法电路可根据不同位宽乘法运算的需要进行不同电路的组合设计，通过配置加法器和移位器，使得运算器进行任意位宽为2次幂的乘法，可以避免高位运算的大体积的乘法器，可以实现数据位宽的灵活调节，进而实现更多复杂数据的运算，同时降低芯片运行功耗，使运算效率大大提高。
字节乘法电路及其任意芯片

[发明专利]一种基于忆阻器的稳压电路-CN202210330155.6有效
发明人：朱云来;张长伟;吴祖恒;彭春雨;蔺智挺;吴秀龙 -专利权人：安徽大学
申请日： 2022-03-31 - 公布日： 2023-10-24 - 主分类号： G05F3/10 文献下载
摘要：本发明公开了一种基于忆阻器的稳压电路，所述电路由两个部分串联组成，第一个部分由一个阻值为5～20k的电阻R1和一个IMT1忆阻器串联组成，且在所述IMT1忆阻器的两端并联有一个电容C1，电容C1的大小为1～100p；所述电阻R1的另一端接输入端VIN；第二个部分是由一个阻值为120～150k的电阻R2和一个IMT2忆阻器串联组成，且在所述电阻R2和IMT2忆阻器两端并联有一个电容C2，电容C2的大小为20～50n；所述IMT2忆阻器的另一端接地；第一部分和第二部分串联于点V3。该电路通过忆阻器阈值转变的特性来实现稳压输出，可以大大降低稳压电路的复杂度。
一种基于忆阻器稳压电路

[发明专利]具有存内布尔逻辑运算功能的存储电路及其模块、芯片-CN202311176711.X在审
发明人：强斌;董琛;高梦雅;彭春雨;卢文娟;赵强;蔺智挺;吴秀龙 -专利权人：安徽大学
申请日： 2023-09-13 - 公布日： 2023-10-20 - 主分类号： G11C11/412 文献下载
摘要：本发明涉及具有存内布尔逻辑运算功能的存储电路及其模块、芯片。存储电路包括两个存储单元、运算电路。运算电路包括NMOS晶体管N5、N6、N11、N12。N5的栅极电连第一存储单元的一个存储节点，而源极电连N11的源极、漏极电连N6的漏极并形成运算输出节点。N6的栅极电连第一存储单元的另一个存储节点，而源极电连N12的源极。N11的漏极、N12的漏极分别电连第二存储单元的两个存储节点，N11、N12的栅极分别受控于使能信号。本发明通过利用原有的两个存储单元设计分离控制的一组信号接口，做到同一个电路结构可以输出两种不同的逻辑信号，因而能耗低、运算灵活。
具有布尔逻辑运算功能存储电路及其模块芯片

[发明专利]一种应用于智能物联网的特征提取及数据压缩方法、装置-CN202310863484.1在审
发明人：蔺智挺;赵天昊;刘影;吴秀龙;彭春雨;赵强;郝礼才 -专利权人：安徽大学
申请日： 2023-07-14 - 公布日： 2023-10-17 - 主分类号： G06F18/213 文献下载
摘要：本发明涉及智能物联网信号处理技术领域，更具体的，涉及一种应用于智能物联网的特征提取及数据压缩方法、装置。本发明从原始采集信号中筛选出局部极值点，忽略掉非极值点的采样点，这样在处理高频率或长信号时可以进一步缩短处理后的数据长度，减少数据冗余。本发明通过异步脉冲序列转化，将局部极值点的信息打包成具有时间信息和空间信息异步脉冲，无需重新编码，避免了额外编码过程带来的时延和能耗。并且异步脉冲序列输入脉冲神经网络时可以实现异步的效果，避免脉冲间多个神经元等待的问题；异步脉冲序列可以减少计算量，并实现脉冲稀疏性。本发明解决了现有方法中存在冗余数据、能量消耗偏高的问题。
一种应用于智能联网特征提取数据压缩方法装置

[发明专利]一种包括复合添加剂的电解液及包括该电解液的电池-CN202310796904.9在审
发明人： 彭春雨;钟耀棠;李旭仙;王海 -专利权人：珠海冠宇电池股份有限公司
申请日： 2023-06-29 - 公布日： 2023-09-22 - 主分类号： H01M10/0567 文献下载
摘要：本发明提供了一种包括复合添加剂的电解液及包括该电解液的电池。所述复合添加剂包括1,4‑二氰基‑2‑丁烯(DB)和氟代碳酸乙烯酯(FEC)；当DB与FEC进行组合后形成复合添加剂加入到电解液中后，二者通过协同效应构建的具有有机成分和无机成分的CEI膜和SEI膜更加稳定，导离子性更强，能够防止钴酸锂正极表面结构崩溃和有害的正极/电解液界面副反应，抑制钴的溶出，从而能够抑制电解液的氧化分解和减弱电极极化的增加，极大地提升钴酸锂正极在高电压下的循环稳定性。
一种包括复合添加剂电解液电池

[发明专利]失调电压自适应数字校准型灵敏放大器-CN201810252339.9有效
发明人： 彭春雨;孔令雨;卢文娟;王永俊;吴秀龙;蔺智挺;高珊;陈军宁 -专利权人：安徽大学
申请日： 2018-03-26 - 公布日： 2023-09-19 - 主分类号： G11C7/06 文献下载
摘要：本发明公开了一种失调电压自适应数字校准型灵敏放大器，是一种可以有效降低失调电压的灵敏放大器电路结构，该结构利用简单的外围电路实现灵敏放大器失调电压的校准补偿以及补偿状态锁存操作，达到了大幅度降低失调电压的目的；同时由于失调电压的降低，有效的提升了静态随机存储器读取电路的设计裕度，进而降低了单元读取时产生的功耗消耗，并提升了静态随机存储器的数据读取速度。
失调电压自适应数字校准灵敏放大器

[发明专利]14T抗辐照的SRAM存储单元及基于此的电路模块、结构和芯片-CN202310483229.4在审
发明人：赵强;李鹏飞;王浩宇;卢健杰;戴成虎;吴秀龙;彭春雨;蔺智挺;卢文娟 -专利权人：安徽大学
申请日： 2023-04-27 - 公布日： 2023-09-12 - 主分类号： G11C11/4094 文献下载
摘要：本发明涉及一种14T抗辐照的SRAM存储单元及基于此的电路模块、结构和芯片。SRAM存储单元包括6个NMOS晶体管N1～N6和8个PMOS晶体管P1～P8。P1、P2、P5与P6作为上拉管，P3和P4作为下拉管，它们的状态分别由存储节点Q和QN控制。Q与QN通过N5与N6分别与位线BL和位线BLB电连接。冗余存储节点S0与S1通过P7与P8分别与位线BL和位线BLB电连接。本发明采用极性加固原理进行设计，保证了冗余存储节点S0、S1的稳定性，同时利用源隔离技术提升了存储节点Q、QB的稳定性。本发明的SRAM存储单元在写入数据的过程中，位线通过N5、N6、P7、P8同时向内部节点Q\QB与S0\S1写入数据，大大提高了单元的数据写入速度以及噪声容限，降低了存储单元的功耗。
14 辐照 sram 存储单元基于电路模块结构芯片

[发明专利]一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路-CN202310687758.6有效
发明人：周永亮;韦一鸣;杨震;周子璇;彭春雨;戴成虎;郝礼才;李鑫;蔺智挺;吴秀龙 -专利权人：安徽大学
申请日： 2023-06-12 - 公布日： 2023-09-01 - 主分类号： G11C11/419 文献下载
摘要：本发明属于集成电路技术领域，具体涉及一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路。nvSRAM单元包括PMOS管P1~P4，NMOS管N1~N5，以及磁隧穿结MTJ1和MTJ2，其中，P1、P2、N1、N2、N4、N5构成6T单元，其余构成NVM。NVM中，MTJ1正向接存储节点Q，反向接N3和P3的源极；MTJ2正向接存储节点QB，反向接N3和P4的源极。P3和P4的漏极接小电源VDD2；P3和P4的栅极接第一控制信号；N3的栅极接第二控制信号。模式切换电路包括两个反向器，两个与门，一个或门。本发明解决了现有电路无法在可靠性、高速性能和低功耗等指标方面实现平衡的问题。
一种 t2m nvsram 单元模式切换电路以及非易失性存储

[实用新型]多功能治疗车-CN202320683306.6有效
发明人：康永建;鲁菊花;彭春雨;田沂姗;赵灿;刘娟 -专利权人：中国人民解放军陆军第九五八医院
申请日： 2023-03-30 - 公布日： 2023-09-01 - 主分类号： A61G12/00 文献下载
摘要：本实用新型涉及医疗器械技术领域，公开了一种多功能治疗车，包括车架以及位于车架内部的箱体结构、升降结构及滑动结构，车架包括四根竖向设置的等长支柱及顶板、底板，四根支柱矩形阵列，每根支柱下端均设有万向轮；箱体结构包括底板、位于底板上方的固定板以及位于侧面的通风挡板及安全门；升降结构包括位于固定板与顶板之间的升降板及用于固定升降板的锁紧机构，升降板与四根支柱滑动连接；滑动结构包括滑槽以及与滑槽滑动连接的滑动板，滑槽设于固定板及升降板的边缘。本实用新型通过对治疗车进行改进，解决了现有技术中治疗车内部空间竖直方向无法调节、水平方向不能分隔药品，以及医疗仪器随车使用时供电不便的问题。
多功能治疗

[发明专利]一种模型训练方法、集成电路布局方法及装置-CN202310624820.7在审
发明人：朱明;李金峣;吴秀龙;蔺智挺;彭春雨;黄洲;王健 -专利权人：安徽大学
申请日： 2023-05-30 - 公布日： 2023-08-22 - 主分类号： G06F30/392 文献下载
摘要：本发明涉及集成电路布局技术领域，涉及一种模型训练方法、集成电路布局方法及装置，旨在解决现有使用模拟退火进行集成电路布局时不稳定、低效的问题。本发明对电路元件数据进行了处理，排除了网表数据中各个标准单元不同规格所造成干扰，使其更容易提取相关特征，更有效地满足网络的输入；在网络结构方面，策略网络模块与随机网络蒸馏模块相结合，可以在探索随机化的同时为具有相似状态价值的动作分配近乎均等的概率，避免了反复选择同一个动作而陷入次优；同时通过最大化奖励，放弃明显没有前途的布局方案，相比于传统方法，能探索到更有效的布局方案且探索效率提高。
一种模型训练方法集成电路布局装置

[发明专利]一种基于加固技术的抗四节点翻转latch锁存器电路、模块-CN202310487411.7在审
发明人：吴秀龙;张心怡;赵强;郝礼才;许鑫;林涵宇;张亚楠;戴成虎;彭春雨;蔺智挺 -专利权人：安徽大学
申请日： 2023-04-28 - 公布日： 2023-08-18 - 主分类号： H03K3/013 文献下载
摘要：本发明涉及集成电路设计技术领域，更具体的，涉及一种基于加固技术的抗四节点翻转latch锁存器电路，以及基于该抗四节点翻转latch锁存器电路封装的模块。本发明的存储节点X0、X3、X4、X7、X8、X11均由PMOS晶体管包围，形成极性加固，有效避免发生翻转。本发明使用了源隔离技术，使存储节点X1、X2、X5、X6、X9、X10也仅产生“1‑0”和“0‑0”的电压脉冲，可以有效减少电路敏感节点数量，提高了电路稳定性。本发明构建了多级输入的C单元部，可在多节点受到轰击时配合作用保证Q的正确输出。本发明的电路具备完全的抗SNU、DNU、TNU、QNU能力，并有较低的延迟、较低的功耗以及较小的面积。
一种基于加固技术节点翻转 latch 锁存器电路模块

[发明专利]一种屏蔽SET脉冲信号的反相器链电路、模块-CN202310479122.2在审
发明人：赵强;许鑫;林涵宇;张亚楠;董汉文;郝礼才;戴成虎;彭春雨;吴秀龙;蔺智挺 -专利权人：安徽大学
申请日： 2023-04-28 - 公布日： 2023-07-25 - 主分类号： H03K19/094 文献下载
摘要：本发明涉及集成电路设计技术领域，更具体的，涉及一种屏蔽SET脉冲信号的反相器链电路，以及基于该种屏蔽SET脉冲信号的反相器链电路封装的模块。本发明基于三级反相器结构构建出反相器链，不仅具备反相器的基本功能，还通过合理的电路设计，使得该反相器链屏蔽SET脉冲信号的能力突出，可以屏蔽任意方向电压跳变，保证输出节点o3仍能以正确的逻辑状态进行输出。
一种屏蔽 set 脉冲信号反相器链电路模块

[发明专利]自回存10T-SRAM单元、阵列结构、及存内运算全阵列激活电路-CN202310463317.8在审
发明人：蔺智挺;金芊;吴秀龙;彭春雨;戴成虎;卢文娟;赵强;周永亮;李鑫;刘玉;郝礼才 -专利权人：安徽大学
申请日： 2023-04-26 - 公布日： 2023-07-21 - 主分类号： G11C11/417 文献下载
摘要：本发明涉及动态随机存取存储技术领域，更具体的，涉及一种自回存10T‑SRAM单元、基于该种自回存10T‑SRAM单元构建的阵列结构、以及基于该种阵列结构构建的存内运算全阵列激活电路。本发明提供的自回存10T‑SRAM单元，通过复用电源端和地端，控制各个晶体管之间导通与关断相互配合，在单元内部进行充放电。不仅可以多种存内运算，还能实现自动回存运算结果，不需要额外的面积开销和功耗开销，应用场景更加广泛；并且两个操作符的输入相互独立，比传统结构更加灵活。
10 sram 单元阵列结构运算激活电路

[发明专利]基于极性加固的14T抗辐照SRAM单元、电路结构、芯片和模块-CN202310411108.9在审
发明人：郝礼才;孙铎文;赵强;李鹏飞;王浩宇;卢健杰;戴成虎;吴秀龙;彭春雨;蔺智挺;卢文娟 -专利权人：安徽大学
申请日： 2023-04-12 - 公布日： 2023-07-11 - 主分类号： G11C11/412 文献下载
摘要：本发明涉及一种基于极性加固的14T抗辐照SRAM单元、电路结构、芯片和模块。SRAM单元包括六个NMOS晶体管N1～N6和八个PMOS晶体管P1～P8。P1、P2、P3与P4作为上拉管，P5和P6作为下拉管，P5和P6的状态分别由存储节点Q和QN控制。P2和N2，P3和N3分别构成反相器，N1和N4分别下拉两个反相器并且交叉耦合。两个主存储节点Q与QN通过N5、N6分别与位线BL和BLB电连接。两个冗余存储节点S0与S1通过P7、P8分别与位线BL和BLB电连接。其中，N5、N6由字线WL控制，P7、P8由字线WLB控制。本发明的SRAM单元在写入的过程中，通过N5、P7和N6、P8同时向存储节点Q\S0与QN\S1写入数据，提高了写入的速度，降低了电路的功耗，同时采用极性加固技术，提高了SRAM单元的抗SEU能力。
基于极性加固 14 辐照 sram 单元电路结构芯片模块

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
下一页»
尾页
共 237 条