“廖忠志”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果247个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件和制造半导体结构的方法-CN201911029740.7有效
发明人：谢旻谚;陈华丰;廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-28 - 公布日： 2023-09-22 - 主分类号： H01L29/06 文献下载
摘要：半导体器件包括均位于半导体器件的第一区域中的第一外延层和第二外延层。第一介电鳍位于第一外延层和第二外延层之间。第一介电鳍具有第一介电常数。第三外延层和第四外延层均位于半导体器件的第二区域中。第二介电鳍位于第三外延层和第四外延层之间。第二介电鳍具有小于第一介电常数的第二介电常数。本发明的实施例还涉及制造半导体结构的方法。
半导体器件制造半导体结构方法

[发明专利]在介电栅极上方具有接触件的FinFET器件结构和方法-CN201810937688.4有效
发明人：陈芳;廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-17 - 公布日： 2023-08-22 - 主分类号： H01L27/088 文献下载
摘要：本发明实施例提供了半导体结构的一个实施例。半导体结构包括从半导体衬底突出的第一鳍有源区和第二鳍有源区；形成在半导体衬底中并且插入在第一鳍有源区和第二鳍有源区之间的隔离部件；设置在隔离部件上的介电栅极；设置在第一鳍有源区上的第一栅极堆叠件和设置在第二鳍有源区上的第二栅极堆叠件；形成在第一鳍有源区中并且插入在第一栅极堆叠件与介电栅极之间的第一源极/漏极部件；形成在第二鳍有源区中并且插入在第二栅极堆叠件与介电栅极之间的第二源极/漏极部件；以及形成在第一层间介电(ILD)层中并且接合在第一源极/漏极部件和第二源极/漏极部件上，且在介电栅极上方延伸的接触部件。本发明实施例涉及在介电栅极上方具有接触件的FinFET器件结构和方法。
栅极上方具有接触 finfet 器件结构方法

[发明专利]半导体器件及其制造方法-CN202310204304.9在审
发明人：林大钧;谢志宏;林俊仁;潘国华;廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-03-06 - 公布日： 2023-08-01 - 主分类号： H01L21/336 文献下载
摘要：本发明的实施例提供了存储器和逻辑器件协同优化的方法和结构。本发明的实施例提供了一种器件，包括具有第一区域和第二区域的衬底。该器件可以包括设置在第一区域中的第一栅极结构和设置在第二区域中的第二栅极结构。该器件还可以包括与第一栅极结构相邻设置的第一源极/漏极部件和与第二栅极结构相邻设置的第二源极/漏极部件。第一源极/漏极部件的第一顶面和第二源极/漏极部件的第二顶面基本上是齐平的。第一源极/漏极部件的第一底面与第一顶面相距第一距离，并且第二源极/漏极部件的第二底面与第二顶面相距第二距离。在某些情况下，第二距离大于第一距离。本发明的实施例还提供了一种制造半导体器件的方法。
半导体器件及其制造方法

[发明专利]半导体结构及形成集成电路结构的方法-CN201810920693.4有效
发明人：林大钧;许博钦;潘国华;廖忠志;林志勇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-14 - 公布日： 2023-07-11 - 主分类号： H01L29/78 文献下载
摘要：本发明实施例提供一种半导体结构，其包括从半导体衬底挤出的鳍式有源区域；以及设置在鳍式有源区域上的栅极堆叠件。栅极堆叠件包括栅极介电层和设置在栅极介电层上的栅极电极。栅极介电层包括第一介电材料。半导体结构进一步包括设置在鳍式有源区域上的第二介电材料的介电栅极。栅极介电层从栅极电极的侧壁延伸到介电栅极的侧壁。第二介电材料在组分上与第一介电材料不同。本发明实施例还提供一种形成集成电路结构的方法。
半导体结构形成集成电路方法

[发明专利]集成电路系统及形成集成电路的方法-CN202310193144.2在审
发明人：董雨陇;王小东;廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-03-02 - 公布日： 2023-06-27 - 主分类号： H01L27/02 文献下载
摘要：本申请的实施例提供了集成电路系统及形成集成电路的方法。示例性方法包括接收包括晶体管和多层互连的标准单元的器件布局。多层互连件包括电源线、信号线、连接到电源线和晶体管的源极的源极接触件、以及连接到信号线中的一个和晶体管的漏极的漏极接触件。该方法包括修改标准单元的器件布局。例如，如果标准单元的性能对与电源相关的特征敏感，则扩大电源线和源极接触件，并且缩小信号线和漏极接触件。如果标准单元的性能对与信号相关的特征敏感，则缩小电源线和源极接触件，并且扩大信号线和漏极接触件。在修改器件布局之后，标准单元的单元高度相同。
集成电路系统形成方法

[发明专利]存储器器件和结构-CN202210844256.5在审
发明人： 廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-18 - 公布日： 2023-06-09 - 主分类号： H10B10/00 文献下载
摘要：提供了一种存储器器件。根据本发明的存储器器件包括：第一下拉器件(PD‑1)、第二下拉器件(PD‑2)、第一传输门器件(PG‑1)和第二传输门器件(PG‑2)，设置在衬底上的第一p阱中；以及第一上拉器件(PU‑1)、第二上拉器件(PU‑2)、第一隔离器件(IS‑1)和第二隔离器件(IS‑2)，设置在邻近第一p阱的n阱中。PD‑1、PD‑2、PG‑1和PG‑2共享第一有源区。PU‑1、PU‑2、IS‑1和IS‑2共享第二有源区。IS‑1的第一栅极和IS‑2的第二栅极连接至正电源电压。PU‑1的漏极和PU‑2的漏极连接至正电源电压(CVdd)。本发明的实施例还提供了一种存储器结构。
存储器器件结构

[发明专利]制造半导体器件的方法和半导体器件-CN202210796747.7在审
发明人： 廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-06 - 公布日： 2023-06-06 - 主分类号： H01L29/06 文献下载
摘要：本发明的实施例提供了一种制造半导体器件的方法以及半导体器件。在制造半导体器件的方法中，形成鳍结构，其中，第一半导体层和第二半导体层交替堆叠在从衬底突出的底部鳍结构上方。在鳍结构上方形成牺牲栅极结构。蚀刻鳍结构的源极/漏极区，从而形成源极/漏极空间。通过源极/漏极空间横向蚀刻第一半导体层。在每个蚀刻的第一半导体层的端部上形成内间隔件。在源极/漏极空间形成一层或多层外延层，并且牺牲栅极结构被金属栅极结构替换。源极/漏极空间位于第一半导体层的最底部一层处的宽度小于源极/漏极空间位于第一半导体层的最底部一层上方的第一半导体层处的宽度。
制造半导体器件方法

[发明专利]半导体器件-CN202310366031.8在审
发明人：陈俊宏;谢志宏;廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-07 - 公布日： 2023-05-30 - 主分类号： H10B10/00 文献下载
摘要：本发明的实施例提供了一种半导体器件，包括：半导体衬底；第一鳍结构，突出于半导体衬底；第二鳍结构，突出于所述半导体衬底；碳阻挡区，设置在所述半导体衬底的位于所述第一鳍结构和所述第二鳍结构之间的区域；第一p型阱区，设置在所述第一鳍结构下面的所述半导体衬底中；以及第一n型阱区，设置在所述第二鳍结构下面的所述半导体衬底中，其中，所述第一p型阱区包括下p型阱区和设置在所述下p型阱区域上方的上p型阱区，并且所述碳阻挡区设置在所述下p型阱区和所述第一n型阱区的边界区域。
半导体器件

[发明专利]半导体结构和集成电路布局-CN202210815285.9在审
发明人：董雨陇;王小东;廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-11 - 公布日： 2023-04-07 - 主分类号： H01L27/02 文献下载
摘要：半导体结构包括沿着列方向彼此相邻布置并且分别具有第一单元高度和第二单元高度的第一单元和第二单元。每个单元包括沿着垂直于列方向的行方向纵向延伸的至少一个半导体有源区。该结构还包括位于第一单元和第二单元上方的金属迹线的阵列。金属迹线通过沿着行方向具有半间距分辨率Rrow的光刻工艺形成。金属迹线沿着行方向的第一间距大于或者等于2Rrow。金属迹线的至少三行位于处于第一单元和第二单元正上方、并且具有等于第一单元高度和第二单元高度之和的高度的区域中。金属迹线的一行设置成横跨第一单元和第二单元的单元边界。本申请的实施例涉及集成电路布局。
半导体结构集成电路布局

[发明专利]半导体结构-CN201911020434.7有效
发明人： 廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-25 - 公布日： 2023-04-07 - 主分类号： H10B10/00 文献下载
摘要：一种半导体结构包括：SRAM单元、位线边缘单元和字线边缘单元，其中SRAM单元布置成阵列，由位线边缘单元和字线边缘单元界定，每个SRAM单元包括交叉耦合在一起的两个反相器以及耦合到两个反相器的传输门，并且传输门包括FET；第一金属材料的第一位线，设置在第一金属层中，并且电连接到FET的漏极部件；第二金属材料的第一字线，并且电连接到FET的栅电极，并且设置在第二金属层中；以及第三金属材料的第二位线，电连接到第一位线，并且设置在第三金属层中。第一金属材料和第三金属材料的组分彼此不同。
半导体结构

[发明专利]半导体元件及半导体单元阵列-CN201711162408.9有效
发明人： 廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-21 - 公布日： 2023-03-28 - 主分类号： H01L27/092 文献下载
摘要：一种半导体元件，包括多鳍有源区、单鳍有源区、及在多鳍有源区与单鳍有源区之间的隔离特征。多鳍有源区包括第一群鳍、平行于第一群鳍的第二群鳍、设置在第一群鳍上方的第一n型场效晶体管、设置在第二群鳍上方的第一p型场效晶体管。单鳍有源区邻接多鳍有源区。单鳍有源区包括第一鳍、与第一鳍不同的第二鳍、设置在第一鳍上方的第二n型场效晶体管、及设置在第二鳍上方的第二p型场效晶体管。
半导体元件单元阵列

[发明专利]集成电路结构-CN202210842964.5在审
发明人： 廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-18 - 公布日： 2022-12-20 - 主分类号： H01L27/11 文献下载
摘要：本公开提供一种集成电路结构。集成电路结构包括第一SRAM单元以及第二SRAM单元，其中第二SRAM单元的布局为第一SRAM单元的布局对于两者间的垂直单元边界的镜像。第一SRAM单元包括分别设置于第一鳍片及第二鳍片上方的第一下拉(PD)装置以及第二PD装置，其中分别对应第一PD装置及第二PD装置的通道区域的第一鳍片的一部分及第二鳍片的一部分，各自包括由第一通道宽度W1所定义的第一半导体层堆叠，并且分别提供第一PD装置及第二PD装置的源极端子的第一鳍片的一部分及第二鳍片的一部分，各自由第一宽度W1’所定义，第一宽度W1’相对于第一通道宽度W1经过扩大。
集成电路结构

[发明专利]半导体装置-CN202210837100.4在审
发明人： 廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-15 - 公布日： 2022-12-13 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体装置，包括具有顶面的基板、沿第一方向纵向延伸的鳍、源极部件和漏极部件、沿垂直于第一方向的第二方向延伸，且介于源极部件和源极部件之间的具有栅极堆叠的栅极结构。直接设置在栅极堆叠上的栅极通孔、电性连接源极部件的源极通孔以及电性连接漏极部件的漏极通孔。鳍包括由栅极堆叠接合的通道层堆叠。源极通孔具有沿第二方向的第一尺寸和沿第一方向的第二尺寸，漏极通孔部件具有沿第二方向的第三尺寸和沿第一方向的第四尺寸。第一尺寸与第二尺寸的比率大于第三尺寸与第四尺寸的比率。
半导体装置

[发明专利]半导体装置-CN202210762185.4在审
发明人： 廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-29 - 公布日： 2022-12-09 - 主分类号： H01L29/06 文献下载
摘要：半导体装置包括鳍状物沿着鳍状物方向延伸于基板上；以及第一与第二源极/漏极结构位于鳍状物上。半导体装置亦包括半导体层堆叠位于鳍状物的第一部分之上以及第一与第二源极/漏极结构之间。半导体装置更包括栅极结构沿着栅极方向延伸于半导体层堆叠上，栅极方向垂直于鳍状物方向。此外，栅极结构接合半导体层堆叠。半导体装置包括介电层沿着垂直方向夹设于第一源极/漏极结构与鳍状物之间，且垂直方向垂直于鳍状物方向与栅极方向。介电层与鳍状物的第一部分交界，并隔离第一源极/漏极结构与鳍状物的第一部分。
半导体装置

[发明专利]半导体结构-CN202210836336.6在审
发明人： 廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-15 - 公布日： 2022-12-06 - 主分类号： H01L27/11 文献下载
摘要：一种半导体结构，包括基板以及第一和第二SRAM单元。第一SRAM单元包括第一和第二上拉晶体管、第一和第二下拉晶体管以及第一和第二传输闸晶体管。第一和第二传输闸晶体管具有第一通道宽度。第一和第二下拉晶体管具有第二通道宽度。第二通道宽度与第一通道宽度的比率在1.05至1.5的范围内。第二SRAM单元包括第三和第四上拉晶体管、第三和第四下拉晶体管以及第三和第四传输闸晶体管。第三和第四传输闸晶体管具有第三通道宽度。第三和第四下拉晶体管具有第四通道宽度。第三和第四通道宽度相同。第四通道宽度大于第二通道宽度。晶体管是GAA晶体管。
半导体结构

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
下一页»
尾页
共 247 条