专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果247个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置-CN202210792105.X在审
  • 廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-07-05 - 2022-11-25 - H01L27/088
  • 一种半导体装置,包括在基板上沿第一方向延伸的半导体鳍结构和平行于鳍结构延伸的第一电介质鳍结构,第一电介质鳍结构位于栅极结构下方,栅极结构沿垂直于第一方向的第二方向延伸。装置还包括平行于鳍结构延伸的第二电介质鳍结构,第二电介质鳍结构位于栅极切割部件下方。第一电介质鳍结构的顶面高于第二电介质鳍结构的顶面。
  • 半导体装置
  • [发明专利]半导体装置-CN202210706206.0在审
  • 廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-06-21 - 2022-11-22 - H01L27/11
  • 静态随机存取存储器(SRAM)单元的读取端口包括读取端口传输闸(R_PG)晶体管和读取端口下拉(R_PD)晶体管。SRAM单元的写入端口包括至少一写入端口传输闸(W_PG)晶体管、写入端口下拉(W_PD)晶体管和写入端口上拉(W_PU)晶体管。R_PG晶体管、R_PD晶体管、W_PG晶体管、W_PD晶体管和W_PU晶体管是全绕式栅极(GAA)晶体管。R_PG晶体管具有第一通道宽度。R_PD晶体管具有第二通道宽度。W_PG晶体管具有第三通道宽度。W_PD晶体管具有第四通道宽度。W_PU晶体管具有第五通道宽度。第一通道宽度和第四通道宽度各自小于第二通道宽度。第三通道宽度大于第五通道宽度。
  • 半导体装置
  • [发明专利]半导体器件及其形成方法-CN202210722906.9在审
  • 廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-06-21 - 2022-11-22 - H01L29/06
  • 在形成外延源极/漏极部件之前形成内侧壁间隔件,并且在形成外延源极/漏极部件之后形成外侧壁间隔件。两层级侧壁间隔件设计增加了外延源极/漏极部件的体积,从而提高了离子性能。较厚的侧壁间隔件也减小了源极/漏极接触件和栅电极之间的电容。在一些实施例中,可以在形成替换栅极结构之前蚀刻半导体纳米片以减小厚度。具有减小厚度的纳米片在不牺牲沟道电阻和外延生长裕度的情况下提高了器件摆动性能、减小了DIBL效应。本申请的实施例还涉及半导体器件及其形成方法。
  • 半导体器件及其形成方法
  • [发明专利]半导体结构-CN202210729704.7在审
  • 廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-06-24 - 2022-11-22 - H01L21/8234
  • 一种半导体结构,包括基板、从基板突出的半导体鳍片,其中半导体鳍片包括在垂直方向上堆叠的多个半导体层、与半导体鳍片的多个通道区接合的栅极堆叠以及设置相邻于栅极堆叠并且在半导体鳍片的多个源极/漏极(S/D)区中的多个S/D特征。在本实施例中,栅极堆叠包括设置在半导体层上方的第一部分和在上述半导体层之间的第二部分,其中第一部分包括功函数金属(WFM)层和设置在WFM层上方的金属填充层,并且第二部分包括WFM层但不具有金属填充层。
  • 半导体结构
  • [发明专利]集成电路及其形成方法-CN202210803831.7在审
  • 董雨陇;王小东;廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-07-07 - 2022-11-01 - H01L21/784
  • 集成电路包括第一单元、第二单元、缓冲区域和第一电源轨。第一单元包括在第一方向上延伸的第一鳍组。第一鳍组的每个鳍对应于第一晶体管组的晶体管。第二单元包括在第一方向上延伸的第二鳍组。第二鳍组的每个鳍对应于第二晶体管组的晶体管。第二鳍组在第二方向上与第一鳍组分隔开。缓冲区域位于第一单元和第二单元之间。第一电源轨在第一方向上延伸,并且至少与缓冲区域重叠。第一电源轨位于第一金属层中,并且配置为供给第一电压。本申请的实施例还涉及形成集成电路的方法。
  • 集成电路及其形成方法
  • [发明专利]集成电路结构-CN202210579673.1在审
  • 廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-05-25 - 2022-10-04 - H01L27/11
  • 本公开提出一种集成电路(IC)结构布局以提高存储器阵列的效能,例如静态随机存取存储器(SRAM)。示例性IC装置包括SRAM单元和电性耦接至SRAM单元的互连结构。互连结构包括电性耦接至SRAM单元的第一金属层,第一金属层包括位元线、具有第一电压的第一电压线、字元线着陆垫以及具有与第一电压不同的第二电压的第二电压线。第一电压线与位元线相邻。字元线着陆垫与第一电压线相邻。第二电压线与字元线着陆垫相邻。第二金属层设置在第一金属层上方。第二金属层包括电性耦接至字元线着陆垫的字元线。
  • 集成电路结构
  • [发明专利]半导体结构-CN202210237087.9在审
  • 林大钧;潘国华;廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-03-11 - 2022-08-30 - H01L21/8234
  • 半导体结构包含形成在基底上方的第一半导体装置和形成在基底上方的第二半导体装置。第一半导体装置包含基底上方的第一源极/漏极部件、基底上方的第一栅极结构、第一源极/漏极部件上方的第一导电部件、以及第一栅极结构和第一导电部件之间的第一绝缘层。第二半导体装置包含基底上方的第二源极/漏极部件、基底上方的第二栅极结构、第二源极/漏极部件上方的第二导电部件、以及第二栅极结构和第二导电部件之间的第二绝缘层。第一导电部件的宽度与第二导电部件的宽度不同,并且第一绝缘层的宽度小于第二绝缘层的宽度。
  • 半导体结构
  • [发明专利]存储器单元-CN202210287035.2在审
  • 廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-03-22 - 2022-08-30 - G11C11/411
  • 本公开提供一种集成电路。上述集成电路包括连接至字元线与位元线的存储器单元阵列,其中字元线与位元线位于存储器单元的两侧。存储器单元可包括栅极全环晶体管。根据本公开的存储器电路亦包括具有字元线接头结构的边缘单元,字元线接头结构被配置以连接前侧字元线与后侧字元线。本公开一些实施例提供具有存储器单元以及逻辑单元的IC芯片。存储器单元具有位于前侧的电力导轨,而逻辑单元具有位于后侧的电力导轨。
  • 存储器单元
  • [发明专利]半导体装置结构-CN202210342935.2在审
  • 廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-03-31 - 2022-08-30 - H01L21/8238
  • 一种半导体装置结构,包括第一P型金属氧化物半导体场效晶体管(p‑MOSFET),其具有沿着第一方向延伸且包括第一半导体层的第一鳍片,其中第一鳍片包括形成在第一鳍片的顶部的第一凹部,所述第一凹部具有底表面及从底表面向上延伸的侧壁表面。半导体装置结构还包括设置在第一凹部中且接触底表面及侧壁表面的第一栅极结构,所述第一栅极结构沿着实质上垂直于第一方向的第二方向延伸。半导体装置结构还包括设置在第一栅极结构的两侧壁上且接触第一鳍片及第一栅极结构的第一间隔物。
  • 半导体装置结构
  • [发明专利]半导体基板-CN202210223103.9在审
  • 林大钧;潘国华;廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-03-09 - 2022-08-19 - H01L27/088
  • 相同半导体基板上的不同种类的电子装置的晶体管,设置为具有不同晶体管特性以增加不同种类的电子装置的效能。可由多种半导体制造工艺如蚀刻、微影、工艺负载、遮罩或其他工艺,使鳍状物高度、浅源极/漏极高度、源极或漏极宽度及/或一或多种其他晶体管特性一起最佳化,以用于不同种类的电子装置。这可增加相同半导体基板上的多种电子装置的效能。
  • 半导体
  • [发明专利]半导体装置-CN202210239304.8在审
  • 廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-03-11 - 2022-08-19 - H01L21/8234
  • 本公开提出一种半导体装置。半导体装置包括具有第一栅极节距的第一组环绕式栅极(GAA)结构,第一组GAA结构包括具有第一源极/漏极宽度的第一组源极/漏极和具有第一间隔物宽度的第一组顶部间隔物,第一组顶部间隔物设置在第一组GAA结构的第一组栅极与第一组源极/漏极之间。半导体装置包括具有第二栅极节距的第二组GAA结构,第二组GAA结构包括具有第二源极/漏极宽度的第二组源极/漏极和具有第二间隔物宽度的第二组顶部间隔物,第二组顶部间隔物设置在第二组GAA结构的第二组栅极与第二组源极/漏极之间。
  • 半导体装置
  • [发明专利]半导体结构的制造方法-CN202210207809.6在审
  • 林大钧;潘国华;廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-03-04 - 2022-08-19 - H01L21/8234
  • 一种半导体结构的制造方法,包括提供具有半导体基板的工件,半导体基板包括第一和第二电路区;形成在第一电路区中的第一有源区和在第二电路区上的第二有源区;形成在第一有源区上的具有第一栅极间距的第一栅极堆叠和在第二有源区上的具有第二栅极间距的第二栅极堆叠,第二栅极间距与第一栅极间距不同;执行离子注入以引入掺杂物质到第一有源区;执行蚀刻工艺,从而使第一有源区的第一源极/漏极区和第二有源区的第二源极/漏极区凹陷;以及外延成长在第一源极/漏极区内的第一源极/漏极特征和在第二源极/漏极区内的第二源极/漏极特征。
  • 半导体结构制造方法
  • [发明专利]半导体结构-CN202210208000.5在审
  • 廖忠志 - 台湾积体电路制造股份有限公司
  • 2022-03-04 - 2022-08-16 - G11C16/04
  • 一种半导体结构,包括基板及基板上的多个双端口SRAM单元阵列。双端口SRAM单元阵列的每一者包括写入端口及读取端口。写入端口包括两个写入传输闸晶体管、两个写入下拉晶体管以及两个写入上拉晶体管。双端口SRAM单元的阵列包括写入端口彼此紧邻的第一及第二双端口SRAM单元。第一及第二双端口SRAM单元的两个写入传输闸晶体管共享共同栅极电极。第一及第二双端口SRAM单元的两个写入下拉晶体管的源极/漏极电极共享共同接点。第一双端口SRAM单元包括连接至共同接点的Vss导线。第二双端口SRAM单元包括连接至共同栅极电极的写入字元线着陆垫。Vss导线及写入字元线着陆垫位于第一金属层。
  • 半导体结构

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top