“廖廷丰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其制造方法-CN202210413900.3在审
发明人： 廖廷丰;翁茂元;刘光文 -专利权人：旺宏电子股份有限公司
申请日： 2022-04-15 - 公布日： 2023-10-24 - 主分类号： H01L23/48 文献下载
摘要：本公开提供了一种半导体结构，包括：基板、叠层、多个有源结构、多个连接结构和多个隔离层。叠层设置在基板上。叠层具有多个次阵列区。叠层包括交替设置的栅极电极和介电层。有源结构在次阵列区中穿过叠层。存储单元由栅极电极和有源结构的交点所定义。连接结构在次阵列区之间穿过叠层。连接结构中的每一个包括第一部分、第二部分和第三部分。第一部分形成为连接结构的最外层，由多晶硅形成。第二部分设置在第一部分所定义的空间中，由非晶硅形成。第三部分设置在第二部分上，由非晶硅形成。隔离层设置在叠层的侧壁与连接结构之间。本公开还提供了一种半导体结构的制备方法。
半导体结构及其制造方法

[发明专利]半导体结构及其制造方法-CN202210206453.4在审
发明人： 廖廷丰;翁茂元;刘光文 -专利权人：旺宏电子股份有限公司
申请日： 2022-03-04 - 公布日： 2023-08-25 - 主分类号： H10B41/50 文献下载
摘要：本发明提供半导体结构及其制造方法。半导体结构包含具有侧壁的导电柱、以及设置于导电柱的侧壁的多层隔离结构。多层隔离结构包含第一隔离层与第二隔离层，第一隔离层介于导电柱与第二隔离层之间，第一隔离层包含朝向第二隔离层延伸的多个凸部。第一隔离层的致密度不同于第二隔离层的致密度。
半导体结构及其制造方法

[发明专利]半导体装置与其制作方法-CN202111489584.X在审
发明人： 廖廷丰;翁茂元;刘光文 -专利权人：旺宏电子股份有限公司
申请日： 2021-12-08 - 公布日： 2023-05-23 - 主分类号： H10B43/30 文献下载
摘要：本公开提供一种半导体装置，包括周边区块、基材、以及阵列区块。周边区块包括互补式金属氧化物半导体元件。基材设置在周边区块上，基材包括设置在周边区块上的N型掺杂多晶硅层、设置在N型掺杂多晶硅层上的氧化物层，以及设置在氧化物层上的导体层。阵列区块设置在基材上，阵列区块包括设置在导体层上并交替叠层的栅极结构与绝缘层，其中栅极结构中的最底层的一个与导体层一起作为半导体装置的接地选择线。导体层的厚度与各栅极结构的厚度的比值约为3至4。阵列区块还包括垂直通道结构，穿过栅极结构与绝缘层，且延伸进入N型掺杂多晶硅层。
半导体装置与其制作方法

[发明专利]半导体装置与其制作方法-CN202111208013.4在审
发明人：翁茂元;廖廷丰;刘光文 -专利权人：旺宏电子股份有限公司
申请日： 2021-10-18 - 公布日： 2023-04-18 - 主分类号： H10B41/35 文献下载
摘要：本发明提供一种半导体装置，包含周边区块、基材、以及阵列区块。周边区块包含互补式金属氧化物半导体元件。基材设置在周边区块上，基材包含设置在周边区块上的N型掺杂多晶硅层、设置在N型掺杂多晶硅层上的氧化物层，以及设置在氧化物层上的P型掺杂多晶硅层。阵列区块设置在基材上，阵列区块包含设置在P型掺杂多晶硅层上并交替堆叠的栅极结构与绝缘层，其中栅极结构中的最底层的一个与P型掺杂多晶硅层一起作为半导体装置的接地选择线。阵列区块还包含垂直通道结构，穿过栅极结构与绝缘层，且延伸进入N型掺杂多晶硅层。
半导体装置与其制作方法

[发明专利]半导体结构及其制造方法-CN202110940461.7在审
发明人： 廖廷丰;陈晟弘;刘光文 -专利权人：旺宏电子股份有限公司
申请日： 2021-08-17 - 公布日： 2023-02-17 - 主分类号： H10B43/27 文献下载
摘要：本公开提供一种半导体结构及其制造方法。半导体结构包括通道柱、形成于通道柱上的介电层、形成于介电层中且电性连接于通道柱的通孔元件、以及形成于介电层与通孔元件之间的间隔元件。
半导体结构及其制造方法

[发明专利]半导体装置及其形成方法-CN202110843135.4在审
发明人： 廖廷丰;翁茂元;刘光文 -专利权人：旺宏电子股份有限公司
申请日： 2021-07-26 - 公布日： 2022-11-08 - 主分类号： H01L27/11524 文献下载
摘要：本公开提供一种半导体装置及其形成方法，该半导体装置包含三维存储器阵列与配置以将三维存储器阵列分为多个部分的多条共同源极线。多个部分中的每一部分是介于两条相邻的共同源极线之间且包含多个导电层和多个垂直通道，多个绝缘层使多个导电层彼此分离，多个垂直通道配置为正交地通过多个导电层与绝缘层，多个垂直通道中的每一垂直通道包含存储器串列。一或多个部分中的每一部分的顶部包含配置以将该部分分为多个独立单元的至少两个串列选择线切口，且通过多条串列选择线中的对应串列选择线可选择每一独立单元。
半导体装置及其形成方法

[发明专利]半导体结构与用以制造其的方法-CN202010749080.6在审
发明人： 廖廷丰;陈晟弘;刘光文 -专利权人：旺宏电子股份有限公司
申请日： 2020-07-30 - 公布日： 2022-01-18 - 主分类号： H01L27/11526 文献下载
摘要：本发明提供一种半导体结构与用以制造其的方法。半导体结构包含源极线结构。源极线结构包含形成于沟道中的复合材料。复合材料包含氧化物部与金属部。
半导体结构用以制造方法

[发明专利]存储器元件及其制造方法-CN202010018026.4在审
发明人：钟曜安;裘元杰;廖廷丰;刘光文;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2020-01-08 - 公布日： 2021-06-29 - 主分类号： H01L27/11556 文献下载
摘要：本发明公开了一种存储器元件及其制造方法。存储器元件包括一衬底。第一介电层设置在该衬底上方。多层导电层与多层介电层，交替且水平地设置在该衬底上。通道柱结构设置在该衬底上且在该多层导电层与该多层介电层中。该通道柱结构的侧壁与该多层导电层接触。第二介电层覆盖在该第一介电层上。导电柱结构在该第一与第二介电层中，相邻于该通道柱结构，与该多层导电层的其一接触。该导电柱结构包括一衬绝缘层当作外层。
存储器元件及其制造方法

[发明专利]半导体结构及其形成方法-CN201711190676.1有效
发明人： 廖廷丰 -专利权人：旺宏电子股份有限公司
申请日： 2017-11-24 - 公布日： 2021-05-28 - 主分类号： H01L27/11524 文献下载
摘要：一种半导体结构包括多个次阵列结构，通过多个隔离结构彼此分离。此种半导体结构还包括多个存储单元构成的一三维阵列。该些存储单元包括多个存储单元群，分别设置在次阵列结构中。此种半导体结构还包括多个导电结构。导电结构的每一个包括沿着隔离结构的一延伸方向对应设置在隔离结构的每一个中的多个导电柱。导电柱穿过隔离结构的每一个。导电柱的每一个具有圆形剖面。
半导体结构及其形成方法

[发明专利]半导体结构及其制造方法-CN201710130101.4有效
发明人：陈晟弘;廖廷丰 -专利权人：旺宏电子股份有限公司
申请日： 2017-03-06 - 公布日： 2020-10-27 - 主分类号： H01L27/115 文献下载
摘要：一种半导体结构，包括一基板和多个次阵列结构，次阵列结构设置在基板上并通过多个沟槽彼此分离。此种半导体结构包括多个存储单元构成的一三维阵列。该些存储单元包括多个存储单元群，分别设置在次阵列结构中。此种半导体结构还包括多个支撑柱和多个导电柱，设置在沟槽中。每一沟槽中的支撑柱和导电柱在沟槽的一延伸方向上交替配置。此种半导体结构还包括多个导电线，设置在沟槽中，并位于支撑柱和导电柱上。每一导电线连接位于其下方的导电柱。
半导体结构及其制造方法

[发明专利]存储器元件及其制作方法-CN201710194528.0有效
发明人： 廖廷丰;林怡婷 -专利权人：旺宏电子股份有限公司
申请日： 2017-03-28 - 公布日： 2020-06-16 - 主分类号： H01L27/11578 文献下载
摘要：一种存储器元件，包括半导体基材、多层堆叠结构、多个存储单元、接触插塞以及介电层。多层堆叠结构包括交错堆叠于半导体基材上的多个导体层和多个绝缘层。存储单元形成于这些导体层之上。接触插塞穿过这些导体层和绝缘层。介电层位于多层堆叠结构之中，并包括多个延伸部，分别延伸进入这些绝缘层的相邻二者之间，以隔离接触插塞与这些导体层，且这些延伸部中远离半导体基材之一者的尺寸小于靠近半导体基材的另一者的尺寸。
存储器元件及其制作方法

[发明专利]存储元件及其制造方法-CN201810783607.X在审
发明人： 廖廷丰 -专利权人：旺宏电子股份有限公司
申请日： 2018-07-17 - 公布日： 2020-01-24 - 主分类号： H01L27/11573 文献下载
摘要：一种存储元件及其制造方法。存储元件包括基底、第一电路结构、多个第一导电柱、第二电路结构以及多个第二导电柱。第一电路结构设置于基底上。多个第一导电柱设置于第一电路结构中且沿第一方向排列，多个第一导电柱自第一电路结构的上层延伸至基底。第二电路结构设置于第一电路结构上。多个第二导电柱设置于第二电路结构中且沿第一方向排列，多个第二导电柱自第二电路结构的上层延伸至第一电路结构，且每一多个第二导电柱分别电性连接至每一多个第一导电柱。
电路结构导电柱基底存储元件方向排列上层电性连接延伸制造

[发明专利]存储器元件及其制备方法-CN201710234893.X在审
发明人： 廖廷丰;王翊丞 -专利权人：旺宏电子股份有限公司
申请日： 2017-04-12 - 公布日： 2018-10-26 - 主分类号： H01L27/11517 文献下载
摘要：本发明公开了一种存储器元件及其制备方法。其中，所述存储器元件，包括：半导体衬底、第一导体层、多个绝缘层、多个第二导体层，至少一个接触插塞以及至少一个虚拟插塞(dummy plug)。第一导体层，位于该半导体衬底上。多个绝缘层，位于第一导体层上；多个第二导体层，与这些绝缘层交错叠层，且和第一导体层电性隔离。接触插塞穿过这些绝缘层和这些第二导体层，与这些第二导体层电性隔离，且与第一导体层电性接触。虚拟插塞，穿过这些绝缘层和这些第二导体层，与接触插塞对应，且与第一导体层及这些第二导体层电性隔离。
第二导体层第一导体层绝缘层存储器元件电性隔离接触插塞插塞衬底制备半导体虚拟穿过电性接触交错叠层

[发明专利]半导体元件及其制造方法-CN201510273697.4在审
发明人： 廖廷丰;詹耀富 -专利权人：旺宏电子股份有限公司
申请日： 2015-05-26 - 公布日： 2017-01-04 - 主分类号： H01L21/8247 文献下载
摘要：本发明公开了一种半导体元件及其制造方法。该方法是于基底上形成彼此分隔的至少二个叠层结构与其上的至少二个硬掩模图案。于基底上形成图案化掩模层，图案化掩模层具有开口，所述开口裸露出硬掩模图案的部分顶面及叠层结构之间的部分基底。以图案化掩模层及硬掩模图案为掩模，移除所裸露出的部分基底，以形成沟道。以图案化掩模层及硬掩模图案为掩模，进行离子注入工艺，以于沟道周围的基底中形成掺杂区。
半导体元件及其制造方法

1
共 14 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top