“崔恩荣”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]包括电介质层的半导体器件-CN201710546180.7有效
发明人： 崔恩荣;金斐悟;金泳完;金重浩;孙荣鲜;安宰永;张炳铉 -专利权人：三星电子株式会社
申请日： 2017-07-06 - 公布日： 2023-06-20 - 主分类号： H10B41/35 文献下载
摘要：提供一种包括电介质层的半导体器件。该半导体器件包括堆叠结构和在堆叠结构内的竖直结构。该竖直结构包括具有第一宽度的下部区域和具有大于第一宽度的第二宽度的上部区域。该竖直结构还包括下部区域中的下部厚度与上部区域中的上部厚度的各自的比值彼此不同的两个电介质层。
包括电介质半导体器件

[发明专利]制造半导体装置的方法-CN202211265544.1在审
发明人：金注男;崔恩荣;金亨俊;李烔和;崔铜成 -专利权人：三星电子株式会社
申请日： 2022-10-17 - 公布日： 2023-04-25 - 主分类号： H10B41/35 文献下载
摘要：提供了一种制造半导体装置的方法，所述方法包括：在下结构上形成堆叠且交替的层间绝缘层和牺牲层的模制结构；形成穿过模制结构的孔；通过从牺牲层的侧表面去除牺牲层的通过孔暴露的部分来分别在模制结构的牺牲层中形成凹陷区域；在每个凹陷区域中顺序地形成初始阻挡图案和电荷存储图案；在孔中顺序地形成隧穿层和沟道层；形成穿透模制结构的沟槽，使得沟槽以线形状延伸；去除由沟槽暴露的牺牲层，使得初始阻挡图案被暴露；以及在去除牺牲层之后氧化初始阻挡图案，从而形成阻挡图案。
制造半导体装置方法

[发明专利]利用热量涂覆假体的方法-CN202080035058.3在审
发明人：李衍;姜善娥;崔兑颛;朴志雄;金膝妸;金廷娥;金缪可;金永敏;金宪;吾甫尔·马尔丹江;朴志浩;全丙浚;崔恩荣;黄琰 -专利权人：首尔大学校产学协力团;BS研究有限公司
申请日： 2020-05-07 - 公布日： 2022-03-11 - 主分类号： C08J7/06 文献下载
摘要：本发明涉及利用热量涂覆假体的方法，具体地，涉及在保留假体的物理特性的情况下只在表面利用热量涂覆生物相容性高分子的方法。本发明的利用热量涂覆假体的方法可以在三维材料表面有效导入生物相容性高分子，可以克服照射光的空间限制，可以大量涂覆并且可以有用地用于制备由生物相容性高分子涂覆的假体。
利用热量涂覆假体方法

[发明专利]集成电路器件和制造其的方法-CN202010869840.7在审
发明人： 崔恩荣;李洙衡;李要韩;赵容锡 -专利权人：三星电子株式会社
申请日： 2020-08-26 - 公布日： 2021-03-05 - 主分类号： H01L27/1157 文献下载
摘要：本发明涉及一种集成电路器件和制造其的方法。该集成电路器件包括：沟道层，在穿透导电层和绝缘层的沟道孔中；电荷捕获图案，在导电层与沟道层之间在沟道孔内部；以及虚设电荷捕获图案，在绝缘层与沟道层之间在沟道孔内部。为了制造该集成电路器件，形成穿透绝缘层和模制层的沟道孔。形成连接到沟道孔的模制凹口。在模制凹口中形成初始电介质图案。氧化初始电介质图案以形成第一阻挡电介质图案。在沟道孔中形成电荷捕获层。去除模制层以形成导电空间。去除电荷捕获层的一部分以形成电荷捕获图案和虚设电荷捕获图案。
集成电路器件制造方法

[发明专利]三维半导体装置及其制造方法-CN202010418871.0在审
发明人： 崔恩荣;金亨俊;李洙衡;赵容锡 -专利权人：三星电子株式会社
申请日： 2020-05-18 - 公布日： 2020-12-01 - 主分类号： H01L27/1157 文献下载
摘要：提供了一种三维半导体装置及其制造方法，所述三维半导体装置包括顺序地堆叠在基底上的多个第一栅电极、位于所述多个第一栅电极上的第二栅电极、延伸穿过第二栅电极的一部分和所述多个第一栅电极的第一沟道结构、位于第一沟道结构的侧壁上并且其上表面位于比第一沟道结构的顶端高的水平处的掩埋绝缘图案、延伸穿过第二栅电极的剩余部分的第二沟道结构以及位于第二沟道结构的侧壁上的掩埋导电图案，第二沟道结构连接到第一沟道结构。
三维半导体装置及其制造方法

[发明专利]垂直型存储器件-CN201910851403.X在审
发明人： 崔恩荣;金亨俊;李洙衡;池正根 -专利权人：三星电子株式会社
申请日： 2019-09-10 - 公布日： 2020-05-15 - 主分类号： H01L27/11556 文献下载
摘要：一种垂直型存储器件包括：多个栅电极，堆叠在衬底上；和垂直沟道结构，沿垂直于衬底的上表面的第一方向穿透所述多个栅电极。垂直沟道结构包括：沿第一方向延伸的沟道；第一填充膜，部分地填充沟道的内部空间；第一衬层，在第一填充膜的上表面的至少一部分上并且在沟道的远离衬底延伸超过第一填充膜的上部内侧壁。第一衬层包括n型杂质。垂直沟道结构包括在第一衬层的至少一部分上的第二填充膜和在第二填充膜上并与第一衬层接触的焊盘。
垂直存储器件

[发明专利]制造半导体器件的方法-CN201910909872.2在审
发明人： 崔恩荣;金亨俊;池正根 -专利权人：三星电子株式会社
申请日： 2019-09-25 - 公布日： 2020-05-05 - 主分类号： H01L27/11517 文献下载
摘要：本发明提供一种制造半导体器件的方法，该方法被如下提供。形成孔以穿过初始第一模层和初始第二模层以分别形成在垂直于下部结构的垂直方向上交替地堆叠在下部结构上的第一模层和第二模层。沿着孔的侧表面部分地蚀刻第一模层，以形成凹陷区域和凹陷的第一模层。在凹陷区域中形成第三模层以形成层间绝缘层，使得每个层间绝缘层包括在垂直方向上位于相同水平的对应的第三模层和对应的凹陷的第一模层。在孔中形成第一电介质层以覆盖彼此堆叠的第三模层和第二模层。在第一电介质层上形成信息存储图案。
制造半导体器件方法

[发明专利]包括局部扩大的沟道孔的半导体器件-CN201910211674.9在审
发明人： 崔恩荣;金亨俊;B.金;金侑瞋;池正根 -专利权人：三星电子株式会社
申请日： 2019-03-20 - 公布日： 2020-01-21 - 主分类号： H01L27/11551 文献下载
摘要：本发明公开了包括具有局部扩大的沟道孔的半导体器件，该半导体器件包括在衬底上的下堆叠结构、在下堆叠结构上的上堆叠结构以及在穿过上堆叠结构和下堆叠结构形成的沟道孔中的沟道结构。沟道孔包括在下堆叠结构中的下沟道孔、在上堆叠结构中的上沟道孔、以及与下堆叠结构和上堆叠结构之间的界面相邻的局部延伸部分。局部延伸部分与下沟道孔和上沟道孔流体连通。局部延伸部分的横向宽度可以大于与局部延伸部分相邻的上沟道孔的横向宽度，并大于与局部延伸部分相邻的上沟道孔的横向宽度。
堆叠结构沟道局部延伸半导体器件沟道结构局部扩大流体连通衬底穿过

[发明专利]纯化达依泊汀α的方法-CN201480065236.1有效
发明人：李允庭;金炅嬅;杨裕喜;柳贞敏;金世峻;文智铉;吴厚根;李东亿;李元祯;李政缘;李庭旼;崔恩荣;河敬植 -专利权人： CJ医药健康株式会社
申请日： 2014-11-28 - 公布日： 2019-08-13 - 主分类号： C07K1/18 文献下载
摘要：本发明涉及通过从具有多种含量的唾液酸的达依泊汀α结构同种型的混合物只选择性地分离具有高含量唾液酸的结构同种型而纯化达依泊汀α的方法。由于本发明的方法是纯化达依泊汀α的新方法，达依泊汀α可以方便且简单地产生，所以根据本发明，当大量生产达依泊汀α时，由于工艺效率的提高而显著地增加生产率以及产生高纯度达依泊汀α是可能的。
纯化达依泊汀方法

[发明专利]半导体器件-CN201810626305.1在审
发明人： 崔恩荣;梁俊圭;卢英辰;安宰永;梁在贤;刘东哲;崔宰浩 -专利权人：三星电子株式会社
申请日： 2018-06-15 - 公布日： 2019-01-04 - 主分类号： H01L27/11568 文献下载
摘要：多个栅电极在垂直于衬底的上表面的方向上堆叠在衬底的上表面上。沟道区域穿过多个栅电极以垂直于衬底的上表面延伸。栅极介电层包括顺序地设置在沟道区域和多个栅电极之间的隧穿层、电荷存储层和阻挡层。电荷存储层包括多个掺杂元素原子和由多个掺杂元素原子生成的多个深能级陷阱。多个掺杂元素原子的浓度分布在电荷存储层的厚度方向上是不均匀的。
电荷存储层掺杂元素上表面栅电极衬底沟道区域垂直半导体器件栅极介电层浓度分布不均匀深能级隧穿层阻挡层堆叠陷阱穿过延伸

1
共 10 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top