“北京中科胜芯科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果26个，建议您升级VIP下载更多相关专利

[发明专利]一种将多个低速支路信号复用到STM-N的方法-CN202311033406.5在审
发明人：温士魁 -专利权人： 北京中科胜芯科技有限公司
申请日： 2023-08-16 - 公布日： 2023-10-20 - 主分类号： H04J3/16 文献下载
摘要：本发明涉及一种将多个低速支路信号复用到STM‑N的方法，属于SDH通信领域。该方法依次将所述低速支路信号映射/传输于容器C‑12、虚容器VC‑12、支路单元TU‑12、支路单元组TUG‑2、支路单元组TUG‑3、虚容器VC‑4、管理单元AU‑4和管理单元组AUG；最后将N个管理单元组AUG加上开销部分构成STM‑N帧。本发明所给出的映射和传输方式可以将M个低阶业务复用到任意N个STM时隙中。解决了单一FPGA多个业务复用的难题，提升了产品竞争力，具有巨大的市场前景。
一种将多个低速支路信号用到 stm 方法

[发明专利]一种FPGA嵌入式DSP的测试方法-CN202310218865.4在审
发明人：高丽江;朱辰;马建军;刘学刚;杨海钢 -专利权人： 北京中科胜芯科技有限公司
申请日： 2023-03-08 - 公布日： 2023-05-30 - 主分类号： G06F30/30 文献下载
摘要：本发明涉及一种FPGA嵌入式DSP的测试方法，属于集成电路技术领域。该方法设置以FPGA的DSP实现的待测模块和以FPGA的CLB实现的向量产生模块、参考模型模块及结果检测比较模块；所述参考模块与待测模块具有相同的功能；以向量产生模块生成测试向量作为激励；根据结果检测比较模块的结果，判定DSP是否存在制造缺陷。本发明利用FPGA芯片的可编程特性，将其中一部分逻辑编程为测试辅助电路，用来完成FPGA的测试。
一种 fpga 嵌入式 dsp 测试方法

[发明专利]一种增量快照行情数据一致性判定的方法-CN202210081439.6有效
发明人：温士魁;杨海钢;贾一平;涂开辉 -专利权人： 北京中科胜芯科技有限公司
申请日： 2022-01-24 - 公布日： 2023-03-24 - 主分类号： G06F16/11 文献下载
摘要：本发明涉及一种增量快照行情数据一致性判定的方法，属于数据处理技术领域。该方法执行如下步骤，1）接收行情数据；若其中的快照类型返回值为1，则将所述行情数据输出给DDR；若其中的快照类型返回值为2，则跳至步骤2）；2）根据所述行情数据中的操作符判断；3）读取DDR中相应证券代码的所有字段数值，依次判所述价格、所述申买量、所述总委托笔数与DDR中是否一致；若上述判断均一致，则直接将DDR中已有数据输出，若上述判断有不一致处，则对DDR中已有数据进行更新。本发明通过三个数值完成判断，即确定前后数据的一致性，其过程仅3个时钟周期。而三个数据的处理流程一致，仅需一套程序，即可实现解码，减少逻辑资源。
一种增量快照行情数据一致性判定方法

[发明专利]一种具有初始化功能的寄存器-CN202211124349.7在审
发明人：高丽江;贾一平;杨海钢 -专利权人： 北京中科胜芯科技有限公司
申请日： 2022-09-15 - 公布日： 2022-12-16 - 主分类号： G06F9/4401 文献下载
摘要：本发明涉及一种具有初始化功能的寄存器，属于集成电路技术领域。该寄存器包括其本体，所述寄存器靠近输出端的三态反相器输出端连接一个三态缓冲器的输出端；所述三态缓冲器的使能端接入初始化使能信号；所述三态缓冲器的数据输入端与一个配置存储器的输出端相连；所述配置存储器用于存储初始化所述寄存器的值。本发明可以通过控制配置存储器的存储的数值来决定寄存器的初始化值，灵活性高，同时实现了清零和置1的功能。
一种具有初始化功能寄存器

[发明专利]一种具有回读功能的寄存器-CN202211124370.7在审
发明人：高丽江;贾一平;杨海钢 -专利权人： 北京中科胜芯科技有限公司
申请日： 2022-09-15 - 公布日： 2022-12-13 - 主分类号： G11C7/10 文献下载
摘要：本发明涉及一种具有回读功能的寄存器，属于集成电路技术领域。该寄存器的输入端到输出端依次为第一反相器、第二反相器和第三反相器；第二反相器的输入端和输出端分别连接两个或非门的一输出端，或非门的另一输出端均与第四反相器的输出端相连；与非门的输出端分别连接传输管mn1的栅极和传输管mn2的栅极，传输管mn1和传输管mn2的源极接低电平，传输管mn1的漏极、第五反相器的输入端、第六反相器的输出端及传输管m3的源极/漏极视为一点，传输管mn2的漏极、第五反相器的输出端、第六反相器的输入端及传输管m4的源极/漏极视为一点。本发明将寄存器的回读功能通过SRAM来实现，简化了寄存器回读所需的额外电路。
一种具有功能寄存器

[发明专利]一种用于评估FPGA芯片面积的方法-CN202211121191.8在审
发明人：高丽江;贾一平;杨海钢 -专利权人： 北京中科胜芯科技有限公司
申请日： 2022-09-15 - 公布日： 2022-11-29 - 主分类号： G06F30/347 文献下载
摘要：本发明涉及一种用于评估FPGA芯片面积的方法，属于FPGA芯片设计技术领域。该方法执行以下步骤，1）确定当前设计中基本单元的版图高度；2）以步骤1）为约束条件，确定各基本单元的最小宽度；3）设定每增加一个finger后，所述基本单元的宽度增加值；4）根据步骤2）和步骤3）确定当前设计中各单元最终宽度值，并以向上取整的方式以w的整数倍表示，从而确定各单元的最小等效单元的面积，并根据各单元中最小等效单元个数得到各单元的总面积；5）计算面积占用率a，并进行评估；本发明可预估芯片面积，并通过占用率进行快速评估，本发明以基于固定单元高度的面积估计的方式对于FPGA进行面积估计。
一种用于评估 fpga 芯片面积方法

[发明专利]一种针对FPGA配置码流并行流水线式解压缩装置-CN202111080274.2有效
发明人：王佳薇;舒毅 -专利权人： 北京中科胜芯科技有限公司
申请日： 2021-09-15 - 公布日： 2022-09-02 - 主分类号： H03M7/30 文献下载
摘要：本发明涉及一种针对FPGA配置码流并行流水线式解压缩装置，属于通信技术领域。该装置包括，状态生成器和若干并行结构体；所述状态生成器与各个并行结构体相连，所述并行结构体接收用于配置所述FPGA的压缩数据；所述并行结构体包括配置码流解析器、移位寄存器和解压缩单元，构成三级流水线方式的处理结构。本发明采用并行结构体方式，灵活提高装置并行度，提高解压缩效率；采用三级流水线方式，较串行方式使得解压缩时间缩短到三分之一，解压缩更加高效。
一种针对 fpga 配置并行流水线解压缩装置

[发明专利]一种适用于Soc FPGA的片内总线系统安全传输装置-CN202111080310.5有效
发明人：舒毅;李文军;王佳薇;赵飞;贾一平;杨海钢 -专利权人： 北京中科胜芯科技有限公司
申请日： 2021-09-15 - 公布日： 2022-09-02 - 主分类号： G06F21/60 文献下载
摘要：本发明涉及一种适用于Soc FPGA的片内总线系统安全传输装置，属于总线的安全传输技术领域。该传输装置包括主机端MOI和从机端SOI；所述主机端MOI包括第一认证与密钥控制单元、写数据加密单元、读数据解密单元、第一写数据同步缓存单元和第一读数据同步缓存单元；所述从机端SOI包括第二认证与密钥控制单元、写数据解密单元、读数据解密单元、第二写数据同步缓存单元和第二读数据同步缓存单元。本发明在最大限度上适配传统系统架构，并实现了具有安全性的传输通路的总线互联系统。
一种适用于 soc fpga 总线系统安全传输装置

[发明专利]一种卷积神经网络加速器实现架构-CN201911076768.6有效
发明人：毛宁;黄志洪;杨海钢 -专利权人： 北京中科胜芯科技有限公司
申请日： 2019-11-06 - 公布日： 2022-08-09 - 主分类号： G06N3/063 文献下载
摘要：本发明涉及一种卷积神经网络加速器实现架构，包括：用于存储权值数据的第一存储器、第二存储器、第三存储器和第四存储器；用于存储特征图数据的第六存储器、第八存储器和第十存储器，用于进行卷积运算的第五运算器、第七运算器、第九运算器和第十一运算器。本发明提供的卷积神经网络加速器实现架构；能够减少存储资源消耗；利用卷积神经网络内部输入特征图之间的并行性，输出特征图之间的并行性，实现并行度的灵活配置。
一种卷积神经网络加速器实现架构

[发明专利]一种可以实现分布式存储器功能的查找表结构-CN202110956339.9有效
发明人：高丽江;王彦林;朱辰;马建军;屈小钢;秋小强 -专利权人： 北京中科胜芯科技有限公司
申请日： 2021-08-19 - 公布日： 2022-04-22 - 主分类号： H03K19/17728 文献下载
摘要：本发明涉及一种可以实现分布式存储器功能的查找表结构，包括：地址译码器、字节使能模块、六输入查找表、五输入查找表、第一四输入查找表、第二四输入查找表和独立输入端。本发明提供的可以实现分布式存储器功能的查找表结构，在多粒度查找表的基础上，只增加了写地址译码器，和字节使能模块，通过对端口连接的重新分配，实现了两种模式的简单双端口存储器。该结构的读出功能复用了原来LUT表的多路选择器，从而减少了面积。
一种可以实现分布式存储器功能查找结构

[发明专利]一种可调刷新速率的双端口存储器-CN202110956913.0有效
发明人：秋小强 -专利权人： 北京中科胜芯科技有限公司
申请日： 2021-08-19 - 公布日： 2022-04-22 - 主分类号： G11C8/18 文献下载
摘要：本发明涉及一种可调刷新速率的双端口存储器，包括：双端口存储器、与所述双端口存储器A端口连接的地址仲裁模块、与所述双端口存储器B端口连接的地址刷新模块、与所述地址刷新模块连接的分频电路；所述地址刷新模块还连接所述地址仲裁模块；所述分频电路由外部输入时钟信号并输出给所述地址刷新模块；所述地址刷新模块按照所述分频电路提供的时钟信号生成地址；并发送至所述双端口存储器与所述地址仲裁模块。本发明提供的可调刷新速率的双端口存储器，采用可配置的分频电路对工作时钟进行分频，针对不同的空间应用环境，采用不同的刷新频率，既能有效的提供抗单粒子反转能力，又能有效的降低存储器的功耗。
一种可调刷新速率端口存储器

[发明专利]一种多粒度查找表结构-CN202110956914.5有效
发明人：高丽江;王彦林;朱辰;马建军;屈小钢;秋小强 -专利权人： 北京中科胜芯科技有限公司
申请日： 2021-08-19 - 公布日： 2022-04-22 - 主分类号： H03K19/17728 文献下载
摘要：本发明涉及一种多粒度查找表结构，包括：六输入查找表、五输入查找表、第一四输入查找表、第二四输入查找表和独立输入端；本发明提供的多粒度查找表结构，有利于在性能和面积（成本）之间进行平衡，兼顾性能与面积（成本）。相比2个完整的6LUT，可以实现更多的相互独立的逻辑函数。
一种粒度查找结构

[发明专利]一种超大规模FPGA芯片的数据配置和回读方法-CN202111079941.5有效
发明人：王佳薇;舒毅 -专利权人： 北京中科胜芯科技有限公司
申请日： 2021-09-15 - 公布日： 2022-04-22 - 主分类号： G06F15/78 文献下载
摘要：本发明涉及一种超大规模FPGA芯片的数据配置和回读方法，属于电子信息技术领域。该方法分为配置阶段和回读阶段，并根据不同的读写方向借由缓冲区实现配置控制器于CRAM位单元之间数据的快速传递。本发明不采用常规的直接将配置控制器与CRAM直接对接的方式，在两者之间架设中间模块，并通过中间模块实现二者数据交互的缓冲。该方法以帧为单位，逐帧配置和回读数据，因此支持部分帧重配置和非连续重配置，较于常规的完全读取配置更为高效。
一种超大规模 fpga 芯片数据配置方法

[发明专利]一种权值和激活值都二值化的卷积神经网络加速器架构-CN201911077710.3有效
发明人：毛宁;黄志洪;杨海钢 -专利权人： 北京中科胜芯科技有限公司
申请日： 2019-11-06 - 公布日： 2022-03-08 - 主分类号： G06N3/04 文献下载
摘要：本发明涉及一种权值和激活值都二值化的卷积神经网络加速器架构，包括：用于存储权值数据的第一存储器、第五存储器和第九存储器；用于存储特征图数据的第三存储器、第四存储器、第七存储器和第八存储器；第二运算器、第六运算器和第十运算器。本发明提供的权值和激活值都二值化的卷积神经网络加速器架构；数据相乘由异或操作实现，异或可以不使用乘法器完成，而使用逻辑资源完成运算。
一种激活值都二值化卷积神经网络加速器架构

[发明专利]一种JTAG模式下的FPGA配置装置-CN202111283731.8在审
发明人：张超;刘铮 -专利权人： 北京中科胜芯科技有限公司
申请日： 2021-11-01 - 公布日： 2022-02-01 - 主分类号： G06F15/78 文献下载
摘要：本发明涉及一种JTAG模式下的FPGA配置装置，属于可编程门阵列的配置下载技术领域。该装置包括系统控制器、状态指示器、拨码开关、FLASH存储芯片、电源芯片、晶体振荡器及至少两个JTAG接口；所述状态指示器、所述拨码开关、所述FLASH存储芯片、所述电源芯片、所述晶体振荡器及所述JTAG接口均与所述系统控制器相连；所述FLASH存储芯片与所述电源芯片相连，所述电源芯片与所述晶体振荡器相连。本发明通过JTAG模式对FPGA进行配置文件下载，支持同时配置多个FPGA芯片，并可存储多个配置文件，提高了配置灵活性与便捷性。
一种 jtag 模式 fpga 配置装置

1
2
下一页»
尾页
共 26 条