“冯雅圣”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]半导体元件及其制作方法-CN202310507840.6在审
发明人：洪庆文;冯雅圣 -专利权人：联华电子股份有限公司
申请日： 2018-10-31 - 公布日： 2023-08-18 - 主分类号： H10N50/01 文献下载
摘要：本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法为，首先形成一第一金属间介电层于一基底上，然后形成一金属内连线于第一金属间介电层内，形成一下电极层以及一固定层于第一金属间介电层上，形成一牺牲层于该固定层上，图案化该牺牲层、该固定层以及该下电极层以形成一第一磁性隧穿结(magnetic tunneling junction,MTJ)，形成一第二金属间介电层环绕第一MTJ，再去除牺牲层。
半导体元件及其制作方法

[发明专利]半导体元件及其制作方法-CN202110238873.6有效
发明人： 冯雅圣;林宏展;王裕平;陈禹钧;邱久容 -专利权人：联华电子股份有限公司
申请日： 2018-07-09 - 公布日： 2023-08-15 - 主分类号： H10B61/00 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该半导体元件主要包含第一金属间介电层设于基底上、磁性隧穿结(magnetic tunneling junction,MTJ)设于该第一金属间介电层上、金属内连线设于MTJ下方并位于第一金属间介电层内以及间隙壁设于MTJ周围。其中第一金属间介电层上表面包含曲面，金属内连线包含第一倾斜侧壁以及第二倾斜侧壁且间隙壁是设于第一倾斜侧壁以及该第二倾斜侧壁上。
半导体元件及其制作方法

[发明专利]半导体元件及其制作方法-CN202310488305.0在审
发明人：陈禹钧;冯雅圣;邱久容;林宏展 -专利权人：联华电子股份有限公司
申请日： 2018-10-08 - 公布日： 2023-08-11 - 主分类号： H10N50/10 文献下载
摘要：本发明公开一种半导体元件及其制作方法，该半导体元件主要包含一磁性隧穿接面(magnetic tunneling junction,MTJ)设于一基底上，一第一间隙壁设于MTJ一侧以及一第二间隙壁设于MTJ另一侧，其中第一间隙壁及第二间隙壁为不对称结构。更具体而言，MTJ又细部包含一第一下电极设于一金属内连线上、一阻障层设于下电极上以及一上电极设于阻障层上，其中第一间隙壁上表面切齐该上电极上表面，且第二间隙壁上表面低于该上电极上表面并高于该阻障层上表面。
半导体元件及其制作方法

[发明专利]磁阻元件及其制作方法-CN201811137949.0有效
发明人：邱久容;陈禹钧;冯雅圣;林宏展 -专利权人：联华电子股份有限公司
申请日： 2018-09-28 - 公布日： 2023-06-23 - 主分类号： H10N50/10 文献下载
摘要：本发明公开一种磁阻元件及其制作方法，其于形成底电极材料层、磁隧穿接面材料层和顶电极材料层后，先将顶电极材料层图案化成顶电极，然后于顶电极侧壁形成第一间隙壁，再以顶电极和第一间隙壁为掩模蚀刻磁隧穿接面材料层和底电极材料层，形成磁隧穿接面和底电极。后续，再形成第二间隙壁覆盖住第一间隙壁、磁隧穿接面和底电极的侧壁。
磁阻元件及其制作方法

[发明专利]半导体元件及其制作方法-CN201811166521.9有效
发明人：陈禹钧;冯雅圣;邱久容;林宏展 -专利权人：联华电子股份有限公司
申请日： 2018-10-08 - 公布日： 2023-06-02 - 主分类号： H10N50/10 文献下载
摘要：本发明公开一种半导体元件及其制作方法，该半导体元件主要包含一磁性隧穿接面(magnetic tunneling junction,MTJ)设于一基底上，一第一间隙壁设于MTJ一侧以及一第二间隙壁设于MTJ另一侧，其中第一间隙壁及第二间隙壁为不对称结构。更具体而言，MTJ又细部包含一第一下电极设于一金属内连线上、一阻障层设于下电极上以及一上电极设于阻障层上，其中第一间隙壁上表面切齐该上电极上表面，且第二间隙壁上表面低于该上电极上表面并高于该阻障层上表面。
半导体元件及其制作方法

[发明专利]半导体元件及其制作方法-CN201811286628.7有效
发明人：洪庆文;冯雅圣 -专利权人：联华电子股份有限公司
申请日： 2018-10-31 - 公布日： 2023-05-30 - 主分类号： H10N50/10 文献下载
摘要：本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法为，首先形成一第一金属间介电层于一基底上，然后形成一金属内连线于第一金属间介电层内，形成一下电极层以及一固定层于第一金属间介电层上，形成一牺牲层于该固定层上，图案化该牺牲层、该固定层以及该下电极层以形成一第一磁性隧穿结(magnetic tunneling junction,MTJ)，形成一第二金属间介电层环绕第一MTJ，再去除牺牲层。
半导体元件及其制作方法

[发明专利]磁阻式存储单元及其制造方法-CN201811024412.3有效
发明人： 冯雅圣;陈禹钧;邱久容;林宏展 -专利权人：联华电子股份有限公司
申请日： 2018-09-04 - 公布日： 2023-05-23 - 主分类号： H10N50/10 文献下载
摘要：本发明公开一种磁阻式存储单元及其制造方法，该磁阻存储单元包括基板。内层介电层设置在所述基板上。导通塞结构设置在所述内层介电层中。磁性固定层设置在所述导通塞结构上。隧穿阻障层设置在所述磁性固定层上，以覆盖所述磁性固定层的顶部与侧壁，其中所述隧穿阻障层包含由所述侧壁的底部向外的水平延伸部分。磁性自由层有状结构，设置在所述隧穿阻障层上，其中所述磁性自由层通过所述隧穿阻障层与所述磁性固定层隔离。间隙壁设置在所述磁性固定层的侧壁，所述间隙壁延伸到所述内层介电层。
磁阻存储单元及其制造方法

[发明专利]半导体元件及其制作方法-CN201810743150.X有效
发明人： 冯雅圣;林宏展;王裕平;陈禹钧;邱久容 -专利权人：联华电子股份有限公司
申请日： 2018-07-09 - 公布日： 2022-03-29 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法为，首先形成一第一金属间介电层于一基底上，然后形成一磁性隧穿接面(magnetic tunneling junction,MTJ)于第一金属间介电层上，接着形成一衬垫层于该MTJ以及第一金属间介电层上，去除部分衬垫层以形成一间隙壁于该MTJ旁，之后再形成一第二金属间介电层于第一金属间介电层上。
半导体元件及其制作方法

[发明专利]半导体元件及其制作方法-CN202010717276.7在审
发明人：陈禹钧;刘彦群;冯雅圣;邱久容;曾奕铭;施易安;李怡慧;朱中良;胡修豪 -专利权人：联华电子股份有限公司
申请日： 2020-07-23 - 公布日： 2022-01-25 - 主分类号： H01L43/02 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该半导体元件主要包含磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)区以及逻辑区定义于基底上，第一金属内连线设于MRAM区，第二金属内连线设于逻辑区，停止层由第一金属内连线延伸至第二金属内连线且第一金属内连线上的停止层以及第二金属内连线上的停止层包含不同厚度以及一磁性隧穿结(magnetic tunneling junction,MTJ)设于第一金属内连线上。
半导体元件及其制作方法

[发明专利]半导体元件及其制作方法-CN202010645970.2在审
发明人：邱久容;冯雅圣;曾奕铭;施易安;陈禹钧;李怡慧;朱中良;胡修豪 -专利权人：联华电子股份有限公司
申请日： 2020-07-07 - 公布日： 2022-01-07 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一金属间介电层于基底上，然后形成一凹槽于金属间介电层内，形成一合成反铁磁层于该凹槽内，形成一金属层于合成反铁磁层上，平坦化金属层以及合成反铁磁层以形成一金属内连线，再形成一磁性隧道结(magnetic tunneling junction,MTJ)于金属内连线上。
半导体元件及其制作方法

[发明专利]磁阻式随机存取存储器-CN202010548682.5在审
发明人：李怡慧;曾奕铭;邱久容;朱中良;陈禹钧;冯雅圣;施易安;胡修豪;王裕平 -专利权人：联华电子股份有限公司
申请日： 2020-06-16 - 公布日： 2021-12-17 - 主分类号： G11C11/16 文献下载
摘要：本发明提供一种磁阻式随机存取存储器。该磁阻式随机存取存储器包含多个存储器单元、运作单元、电压产生器，及输入/输出电路。运作单元包含多个存储器单元中的多组存储器单元。电压产生器用来分压一电压控制信号以提供多笔控制信号，并选择性地输出多笔控制信号至输入/输出电路。输入/输出电路再依据多笔控制信号分别输出多笔切换脉冲信号至运作单元中的多组存储器单元，其中多笔切换脉冲信号的脉冲宽度或电平彼此相异。
磁阻随机存取存储器

[发明专利]半导体结构-CN201910982171.1在审
发明人：陈禹钧;冯雅圣;邱久容 -专利权人：联华电子股份有限公司
申请日： 2019-10-16 - 公布日： 2021-04-16 - 主分类号： H01L43/02 文献下载
摘要：本发明公开一种半导体结构，其包括一电极元件，具有一上表面，该上表面包含至少一凸曲部。
半导体结构

[发明专利]嵌入磁阻式随机存取存储器的电路选择器-CN201910881023.0在审
发明人： 冯雅圣;陈禹钧;邱久容 -专利权人：联华电子股份有限公司
申请日： 2019-09-18 - 公布日： 2021-03-19 - 主分类号： G11C11/16 文献下载
摘要：本发明公开一种嵌入磁阻式随机存取存储器的电路选择器，其主要包含晶体管且该晶体管包含源极/漏极端耦接于第一磁性穿隧接面(magnetic tunneling junction,MTJ)以及第二MTJ，栅极端以及漏极/源极端耦接于电压源。第一MTJ包含第一自由层、第一阻障层以及第一固定层，其中第一自由层耦接于源极/漏极端且第一固定层耦接于第一电路。第二MTJ则包含第二自由层、第二阻障层以及第二固定层，其中第二固定层耦接于源极/漏极端且第二自由层耦接于第二电路。
嵌入磁阻随机存取存储器电路选择器

1
共 13 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top