“中芯国际集成电路制造(北京)有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果2076个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其形成方法-CN202310871711.5在审
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-06-12 - 公布日： 2023-09-05 - 主分类号： H01L21/336 文献下载
摘要：本发明提供半导体器件及其形成方法，包括：提供衬底，在所述衬底上依次交替形成至少一层牺牲层和至少一层衬层；刻蚀所述衬层、所述牺牲层以及部分厚度的所述衬底，在所述衬底上形成有若干鳍部；在所述衬底上形成横跨所述鳍部的伪栅结构；去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道；利用本发明的形成方法能够消除半导体器件在使用的过程中出现的自热效应，提高半导体器件的使用性能和稳定性。
半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN201811391839.7有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-11-21 - 公布日： 2023-08-22 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，其中形成方法包括：提供基底，所述基底包括第一区，所述第一区基底表面具有介质层，所述第一区介质层内具有伪栅开口，所述伪栅开口两侧的基底内具有源漏掺杂区，且所述介质层覆盖源漏掺杂区的表面；去除部分介质层，直至暴露出源漏掺杂区顶部，在介质层内形成接触孔；在所述接触孔底部的源漏掺杂区表面形成金属硅化物层；形成所述金属硅化物层之后，在所述第一区的伪栅开口底部形成第一功函数层。所述方法形成的半导体器件的性能较好。
半导体结构及其形成方法

[发明专利]半导体器件及其形成方法-CN202310659152.1在审
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-08-15 - 公布日： 2023-08-18 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件及其形成方法，方法包括：提供基底，所述基底上具有相邻的第一鳍部和第二鳍部；在所述基底上形成横跨第一鳍部的第一栅极结构，所述第一栅极结构覆盖部分第一鳍部侧壁的顶部表面；在所述基底上形成横跨第二鳍部的第二栅极结构，所述第二栅极结构覆盖部分第二鳍部侧壁的顶部表面；形成第一栅极结构和第二栅极结构后，在第一栅极结构两侧的第一鳍部顶部和侧壁形成第一牺牲层；在第一牺牲层侧壁形成第一保护层；去除第一栅极结构两侧的第一牺牲层和第一鳍部，形成第一凹槽，第一凹槽暴露出第一保护层侧壁；在所述第一凹槽内形成第一掺杂层；在第二栅极结构两侧的第二鳍部内形成第二掺杂层。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

[发明专利]半导体器件及其形成方法-CN202010768531.0有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-08-03 - 公布日： 2023-08-18 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件及其形成方法，其中半导体器件包括：包括：衬底，衬底包括真鳍部区和伪鳍部区；伪鳍部，位于伪鳍部区，包括伪鳍部第一区，所述伪鳍部第一区包括第一根鳍部和位于第一根鳍部上的第一绝缘层；真鳍部，位于真鳍部区，包括真鳍部第一区，真鳍部第一区包括第二根鳍部，所述伪鳍部位于所述真鳍部的两侧；源漏掺杂层，位于所述第二根鳍部上；利用第二根鳍部两侧的第一绝缘层的高度引导源漏掺杂层的高度，使得源漏掺杂层的高度能够得到很好的控制，源漏掺杂层的高度均匀性更好控制，从而使得半导体器件的性能均匀度更好，半导体器件性能的差异性得到改善。
半导体器件及其形成方法

[发明专利]半导体结构及半导体结构的形成方法-CN202010450011.5有效
发明人：王能语 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-05-25 - 公布日： 2023-08-18 - 主分类号： H10B61/00 文献下载
摘要：一种半导体结构和半导体结构的形成方法，其中方法包括：提供衬底；在所述衬底上形成若干相互分立的第一电极层、磁隧道结以及第二电极层；在第二电极层表面形成第一介质结构；在所述第一介质结构内形成第一互连开口；在形成第一互连开口后，进行第一处理，在第一处理之后进行第二处理，且所述第一处理和第二处理在同一真空设备中进行。从而，提高了半导体结构的性能。
半导体结构形成方法

[发明专利]半导体器件的形成方法-CN202010469285.9有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-05-28 - 公布日： 2023-08-18 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件的形成方法，包括：基底，基底包括外围区与核心区，外围区上具有若干分立排布的第一沟道柱，核心区上具有若干分立排布的第二沟道柱；在基底上形成隔离层，隔离层覆盖第一沟道柱和第二沟道柱的部分侧壁；在核心区的隔离层上及第二沟道柱的侧壁和顶部上形成牺牲层，牺牲层的刻蚀速率大于隔离层的刻蚀速率；在牺牲层上、外围区的隔离层上以及第一沟道柱的侧壁和顶部上形成第一栅氧化层；形成图形化层，图形化层暴露出牺牲层上的第一栅氧化层；去除暴露出的第一栅氧化层和位于第一栅氧化层底部的牺牲层，至暴露出核心区的隔离层的表面及第二沟道柱的顶部和侧壁表面；以提升半导体器件的性能。
半导体器件形成方法

[发明专利]掩膜版版图的修正方法及掩膜版版图-CN202010280503.4有效
发明人：郑二虎;张冬平;洪中山 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-04-10 - 公布日： 2023-08-18 - 主分类号： H01L21/033 文献下载
摘要：一种掩膜版版图的修正方法和掩膜版版图，其中，所述修正方法包括：形成第一掩膜版版图，所述第一掩膜版版图包括若干沿第一方向延伸的第一图形；获取第二掩膜版版图信息，所述第二掩膜版版图信息包括第二掩膜版版图，所述第二掩膜版版图包括沿第二方向延伸的若干第二图形，并且，将所述第一掩膜版版图与所述第二掩膜版版图重叠后，所述第二图形横跨1个以上所述第一图形，所述第二方向与所述第一方向互相垂直；根据所述第二掩膜版版图信息，对若干所述第一图形进行补偿修正。从而，提高了半导体结构的性能。
掩膜版版图修正方法

[发明专利]晶圆的清洗方法-CN201910121968.2有效
发明人：纪登峰;金懿;刘洪涛;邵群;蒋莉;林先军 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-02-19 - 公布日： 2023-08-18 - 主分类号： H01L21/02 文献下载
摘要：一种晶圆的清洗方法，包括以下步骤：提供晶圆；清洗所述晶圆表面，清洗后的所述晶圆表面呈正电性，晶圆表面残留物具有负电性；调节所述晶圆表面电性或所述残留物的电性，使所述晶圆表面和所述残留物的呈相同电性；对所述晶圆表面进行干燥，去除所述残留物。根据同性相斥的原理，经过调节后所述残留物与所述晶圆表面电性相同，因此所述残留物不会粘附在所述晶圆的表面，而是悬浮在晶圆表面的液膜内。在后续的干燥过程中，悬浮在液膜内的残留物会随着液膜一起被去除，提高了产品良率。
清洗方法

[发明专利]半导体器件及其形成方法-CN201910189265.3有效
发明人：金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-13 - 公布日： 2023-08-18 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件及其形成方法，方法包括：提供半导体衬底，所述半导体衬底上具有若干第一类鳍部组和位于第一类鳍部组之间的第二类鳍部，第一类鳍部组包括第一类鳍部，第一类鳍部和第二类鳍部的排列方向垂直于第一类鳍部和第二类鳍部的延伸方向；刻蚀去除第二类鳍部，以形成位于第一类鳍部组之间的第一槽；刻蚀去除第二类鳍部后，在第一槽的侧壁形成保护层，且所述保护层覆盖第一类鳍部在第一类鳍部宽度方向上的侧壁；以所述保护层为掩膜刻蚀第一槽底部的半导体衬底，在第一槽底部的半导体衬底中形成第二槽。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

[发明专利]半导体器件及其形成方法-CN201910507430.5有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-06-12 - 公布日： 2023-08-18 - 主分类号： H01L21/336 文献下载
摘要：本发明提供半导体器件及其形成方法，包括：提供衬底，在所述衬底上依次交替形成至少一层牺牲层和至少一层衬层；刻蚀所述衬层、所述牺牲层以及部分厚度的所述衬底，在所述衬底上形成有若干鳍部；在所述衬底上形成横跨所述鳍部的伪栅结构；去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道；利用本发明的形成方法能够消除半导体器件在使用的过程中出现的自热效应，提高半导体器件的使用性能和稳定性。
半导体器件及其形成方法

[发明专利]半导体器件及其形成方法-CN201910754486.0有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-08-15 - 公布日： 2023-08-18 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件及其形成方法，方法包括：提供基底，所述基底上具有相邻的第一鳍部和第二鳍部；在所述基底上形成横跨第一鳍部的第一栅极结构，所述第一栅极结构覆盖部分第一鳍部侧壁的顶部表面；在所述基底上形成横跨第二鳍部的第二栅极结构，所述第二栅极结构覆盖部分第二鳍部侧壁的顶部表面；形成第一栅极结构和第二栅极结构后，在第一栅极结构两侧的第一鳍部顶部和侧壁形成第一牺牲层；在第一牺牲层侧壁形成第一保护层；去除第一栅极结构两侧的第一牺牲层和第一鳍部，形成第一凹槽，第一凹槽暴露出第一保护层侧壁；在所述第一凹槽内形成第一掺杂层；在第二栅极结构两侧的第二鳍部内形成第二掺杂层。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

[发明专利]半导体器件及其形成方法-CN201810993685.2有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-08-29 - 公布日： 2023-08-18 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件及其形成方法，包括：提供基底，基底包括沿第一方向排列的第一区、第二区和第三区；第一区内具有第一掺杂层；第三区内具有第二掺杂层，第二掺杂层和第一掺杂层沿第一方向排布；第二区上具有第一栅极结构，第一栅极结构的延伸方向为与第一方向平行或垂直的第二方向，第一栅极结构的顶部具有接触区；在基底上第一介质层；在第一介质层内形成暴露出第一掺杂层和第二掺杂层的第一沟槽，第一沟槽包括沿平行于第二方向排布的第二子区，第二子区到第一栅极结构接触区的最小距离大于零；在第一沟槽内形成第一导电层；在第二子区的第一导电层表面形成第二导电层；在第一栅极结构的接触区上形成第三导电层。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

[发明专利]半导体器件及其形成方法-CN201910047617.1有效
发明人：王楠 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-01-18 - 公布日： 2023-08-18 - 主分类号： H01L27/092 文献下载
摘要：一种半导体器件及其形成方法，其中，半导体器件包括：基底，所述基底包括相邻的第一区和第二区，所述第一区基底表面具有第一栅极结构，所述第二区基底表面具有第二栅极结构；分别位于所述第一栅极结构两侧基底内的第一开口；分别位于所述第二栅极结构两侧基底内的第二开口，所述第一开口的深度与第二开口的深度不同；位于所述第一开口内的第一源漏掺杂层；位于所述第二开口内的第二源漏掺杂层。所述半导体器件的性能较好。
半导体器件及其形成方法

[发明专利]图形化方法及其形成的半导体器件-CN201910172884.1有效
发明人：施维;胡友存;汤霞梅;熊鹏 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-07 - 公布日： 2023-08-18 - 主分类号： H01L21/768 文献下载
摘要：一种图形化方法及其形成的半导体器件，包括：提供待刻蚀层，待刻蚀层包括若干分立的第一区和第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；在待刻蚀层上形成第一掩膜层；在第一区的第一掩膜层中形成若干沿第二方向分布的第一槽，第二方向与第一方向垂直，且相邻第一槽之间具有第一分割掺杂掩膜层，第一分割掺杂掩膜层内具有掺杂离子；在第一槽侧壁形成第一侧墙；在第二区的第一掩膜层中形成若干沿第二方向分布的第二槽，且相邻第二槽之间具有第二分割掺杂掩膜层，第二分割掺杂掩膜层内具有掺杂离子；在第二槽侧壁形成第二侧墙；之后，刻蚀去除第一区和第二区的第一掩膜层。所述图形化方法的应用范围广，可调节度高。
图形方法及其形成半导体器件

[发明专利]半导体结构的形成方法-CN202010146892.1有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-03-05 - 公布日： 2023-08-18 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，方法包括：提供基底，基底上具有鳍部结构；在基底上成横跨鳍部结构的伪栅极结构，伪栅极结构覆盖鳍部结构的部分顶部表面和侧壁表面；在伪栅极结构两侧的鳍部结构内形成第一凹槽；形成第一凹槽之后，在基底上形成第一介质层，且伪栅极结构位于第一介质层内；去除伪栅极结构和伪栅极结构覆盖的第二鳍部层，在第一介质层内、以及相邻的第一鳍部层之间形成栅开口；在栅开口内形成栅极结构，栅极结构包围各第一鳍部层；形成栅极结构之后，去除第一介质层，暴露出第一凹槽；去除第一介质层之后，在第一凹槽内形成源漏掺杂层。所述方法形成的半导体结构的性能较好。
半导体结构形成方法