“东芯半导体股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果37个，建议您升级VIP下载更多相关专利

[发明专利]NOR闪存存储器的刷新方法及装置-CN202310800165.6在审
发明人：孙天宇 -专利权人： 东芯半导体股份有限公司
申请日： 2023-06-30 - 公布日： 2023-09-19 - 主分类号： G11C16/08 文献下载
摘要：本发明所涉及的NOR闪存存储器的刷新方法中用于在闪存单元的刷新中产生新的页地址，所述NOR闪存存储器中的闪存单元分为多个阵列，每个阵列包含多个块，每个块包含多个字线，每个字线包含多个页，所述刷新包括：从闪存单元的阵列的起始页地址开始，基于闪存单元的阵列的页地址，通过验证和扫描来判定是否存在需要刷新的闪存单元的第一步骤；依次产生新的页地址，对于新产生的每个页地址重复所述第一步骤的步骤；以及对于在所述第一步骤中判定为需要进行刷新的闪存单元，利用刷新程序进行刷新的第二步骤，所述NOR闪存存储器的刷新方法基于前一次的页地址以乱序方式产生下一个页地址。
nor 闪存存储器刷新方法装置

[发明专利]控制非易失性存储器参数的控制方法-CN202110178558.9有效
发明人：李炯尚;李钟哲 -专利权人： 东芯半导体股份有限公司
申请日： 2021-02-09 - 公布日： 2023-09-15 - 主分类号： G11C16/14 文献下载
摘要：本发明提供一种用于控制非易失性存储器参数的控制方法，该控制方法包括：动态触发点限定步骤，在该动态触发点限定步骤中，设定动态触发点；更新用参数存储步骤，在该更新用参数存储步骤中，针对动态触发点中的每一个动态触发点,在特定的存储区域中存储更新用参数；标记单元限定步骤，在该标记单元限定步骤中，针对每个动态触发点，限定一个相对应的标记单元；以及参数更新步骤，在该参数更新步骤中，基于已经完成的擦除操作的总次数、每个动态触发点所对应的特定擦除操作次数以及相对应的标记单元的编程状态，来更新非易失性存储器的参数。
控制非易失性存储器参数方法

[发明专利]半导体器件的金属层布局方法-CN202310573621.8在审
发明人：唐力 -专利权人： 东芯半导体股份有限公司
申请日： 2023-05-19 - 公布日： 2023-08-11 - 主分类号： H10B12/00 文献下载
摘要：本发明提供一种半导体器件的金属层布局方法，用于对形成有MOS结构的半导体器件的金属层中的金属连接路径进行增强，以降低基体上的衬底有源区与源/漏极金属接触区之间的电阻，其包括：获取基体上的所有隔离阱区域的隔离阱获取步骤；在金属层中，获取在所有MOS结构的源极和/或漏极侧连接到阱电压的阱电压金属连接路径，并获取不连接到阱电压的其他金属连接路径的金属连接路径识别步骤；针对每一隔离阱区域，分别生成新的金属连接路径以填充到阱电压金属连接路径与其他金属连接路径之间的自由区域的金属连接路径生成步骤；及将新生成的金属连接路径与阱电压金属连接路径进行合并的金属连接路径合并步骤。
半导体器件金属布局方法

[发明专利]写入均衡检测器、写入均衡检测电路及存储器-CN202310231864.3在审
发明人：郑龙权 -专利权人： 东芯半导体股份有限公司
申请日： 2023-03-10 - 公布日： 2023-08-01 - 主分类号： G11C7/22 文献下载
摘要：本发明提供一种写入均衡检测器、写入均衡检测电路及存储器，其通过将恢复逻辑函数(相当于MCK_R1和MCK_F1的异或函数XOR)实现到写入均衡检测器的触发器NMOS分支中，并使用半频时钟信号(MCK_R1和MCK_F1)作为其输入，从而不需要另行设置时钟恢复电路就能得到时钟(CK)信号相对于DQS信号的时序偏差信息，能够避免因时钟恢复电路而导致的最大动作频率的限制以及额外的相位误差。
写入均衡检测器检测电路存储器

[发明专利]循环冗余校验电路及DDR存储器-CN202310424643.8在审
发明人：赖荣钦 -专利权人： 东芯半导体股份有限公司
申请日： 2023-04-19 - 公布日： 2023-07-18 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种循环冗余校验电路，用于DDR存储器，该循环冗余校验电路包括异或操作模块，该异或操作模块针对写入所述DDR存储器的寄存器的写入数据的每一位进行处理，生成用于判断数据传输是否正确的循环冗余校验码，所述异或操作模块通过多个异或门单元级联连接而构成，所述异或门单元具有上拉网络和下拉网络，所述上拉网络与所述下拉网络电连接，连接点为所述异或门单元的输出端，所述下拉网络仅由一个弱下拉晶体管构成，所述弱下拉晶体管的漏极连接至所述输出端，所述弱下拉晶体管的源极接地。
循环冗余校验电路 ddr 存储器

[发明专利]NAND闪存及其制作方法-CN202211729243.X在审
发明人：金镇湖 -专利权人： 东芯半导体股份有限公司
申请日： 2022-12-30 - 公布日： 2023-04-18 - 主分类号： H10B41/35 文献下载
摘要：本发明公开一种NAND闪存及其制作方法，其中制作方法包括以下步骤：提供一硅基底，经掩膜刻蚀、在硅基底内形成沿第一方向阵列排布的多个U型沟槽；依次沉积隧道氧化物和浮栅多晶硅，经刻蚀、在硅基底表面及U型沟槽表面依次形成沿第二方向阵列排布的多个条带状的隧道氧化层和浮栅，在相邻浮栅之间的硅基底内形成浅沟槽隔离结构，第二方向垂直于第一方向；经沉积、刻蚀，在浅沟槽隔离结构内形成绝缘层；沉积阻隔氧化材料、覆盖浮栅和绝缘层形成一层阻隔氧化层；沉积控制栅多晶硅、覆盖阻隔氧化层并充满浮栅之间，形成控制栅；沉积栅极材料，在控制栅上形成栅极。本发明的NAND闪存及其制作方法，能够克服短通道效应。
nand 闪存及其制作方法

[发明专利]非易失性存储器及其数据读取方法、计算机系统-CN202211503529.6在审
发明人：王潇潇 -专利权人： 东芯半导体股份有限公司
申请日： 2022-11-28 - 公布日： 2023-03-24 - 主分类号： G11C16/26 文献下载
摘要：本公开提供了非易失性存储器及其数据读取方法、计算机系统。其中用于非易失性存储器的数据读取方法包括：仅基于第一操作信号中的第一命令子序列，将非易失性存储器配置成连续读模式，其中连续读模式用于允许非易失性存储器连续执行多个数据读取周期。该方法还包括在非易失性存储器被配置成连续读模式之后，执行一个或多个数据读取周期，直到接收到第二命令子序列，其中第二命令子序列不同于所述第一命令子序列。本公开提供的数据读取方法提高NOR闪存的读取操作效率。
非易失性存储器及其数据读取方法计算机系统

[发明专利]NAND闪存设备中减少空间的编程方法、装置、存储器及系统-CN202211708522.8在审
发明人：沈嘉怡 -专利权人： 东芯半导体股份有限公司
申请日： 2022-12-29 - 公布日： 2023-03-21 - 主分类号： G11C16/34 文献下载
摘要：本发明公开一种NAND闪存设备中减少空间的编程方法、装置、存储器及系统，编程方法包括以下步骤：对NAND单元施加第一次电压脉冲和第一验证操作；对NAND单元施加第二次电压脉冲和第二验证操作；对NAND单元施加第三次电压脉冲和第三验证操作；对NAND单元进行第一列扫描；对NAND单元施加第四次电压脉冲和第四验证操作；对NAND单元进行第二列扫描。本发明的NAND闪存设备中减少空间的编程方法、装置、存储器及系统，能够节省NAND闪存设备空间，降低成本。
nand 闪存设备减少空间编程方法装置存储器系统

[发明专利]非易失性存储器的编程方法以及存储装置-CN202211280334.X在审
发明人：冯鹏亮 -专利权人： 东芯半导体股份有限公司
申请日： 2022-10-19 - 公布日： 2023-01-13 - 主分类号： G11C16/12 文献下载
摘要：本申请提供一种非易失性存储器的编程方法，包括：在与编程电压对应的多个编程周期中，对多个存储单元进行编程，其中，在每个编程周期中，对多个存储单元进行编程包括：基于与当前编程周期对应的编程电压确定单次选通的存储单元的个数；以及以所确定的个数和所述对应的编程电压分批对所述多个存储单元进行编程。
非易失性存储器编程方法以及存储装置

[发明专利]非易失性存储器及其擦除方法、计算机系统-CN202211123715.7在审
发明人：陈慧 -专利权人： 东芯半导体股份有限公司
申请日： 2022-09-15 - 公布日： 2022-12-06 - 主分类号： G11C16/34 文献下载
摘要：本公开提供了非易失性存储器及其擦除方法、计算机系统。其中非易失性存储器包括需要擦除的第一区域和不需要擦除的第二区域，并且第一区域和第二区域共用衬底。所述擦除方法包括：对第一区域执行擦除操作；响应于对第一区域执行的擦除操作的累计次数达到预定次数N，对存储器的第二区域执行防擦除校验，其中N≥2，防擦除校验的结果指示第二区域是否被擦除操作干扰；以及响应于确定第二区域被擦除操作干扰，对第二区域执行修复操作。本公开提供的擦除方法可以降低擦除操作对不需要擦除区域的影响。
非易失性存储器及其擦除方法计算机系统

[发明专利]间隔振荡器及其控制方法、以及具备该间隔振荡器的存储器-CN202210949585.6在审
发明人：赖荣钦 -专利权人： 东芯半导体股份有限公司
申请日： 2022-08-09 - 公布日： 2022-11-04 - 主分类号： G11C7/22 文献下载
摘要：本发明提供一种间隔振荡器及其控制方法、以及存储器，能够获取规定的时间间隔，消除因延迟产生的时间差。间隔振荡器包括：时钟发生器,生成特定频率的时钟信号；定时器,对时钟信号进行计数并输出计时信号；启动信号生成部,该启动信号生成部利用时钟信号的第一定时所对应的信号沿触发未发生电平转换的计时信号反相，从而生成使间隔振荡器开始动作的启动信号；以及停止信号生成部,该停止信号生成部利用时钟信号的第二定时所对应的信号沿触发发生了电平转换的计时信号，来生成使间隔振荡器停止动作的停止信号，其中，第二定时是在第一定时后经过了规定计数值个时钟周期的定时，启动信号与停止信号之间的时间间隔等于规定的时间间隔。
间隔振荡器及其控制方法以及具备存储器

[发明专利]用于过擦除修复的方法和存储装置-CN202210961804.2在审
发明人：陈纬荣 -专利权人： 东芯半导体股份有限公司
申请日： 2022-08-11 - 公布日： 2022-11-04 - 主分类号： G11C16/34 文献下载
摘要：本申请提供一种用于对非易失性存储器进行过擦除修复的方法、可执行该方法的存储装置、以及存储有执行该方法的指令的计算机可读介质，所述非易失性存储器包括多个存储区块，所述方法包括：a.对多个存储区块中的第一存储区块执行局部过擦除修复，局部过擦除修复以逐字线方式执行；b.对多个存储区块中的存储单元进行全字线过擦除校验；以及c.响应于判断全部字线上的存储单元中存在过擦除存储单元，对多个存储区块中未执行过局部过擦除修复的存储区块中的一个存储区块执行局部过擦除修复。
用于擦除修复方法存储装置

[发明专利]存储器-CN202210714079.9在审
发明人：赖荣钦 -专利权人： 东芯半导体股份有限公司
申请日： 2022-06-22 - 公布日： 2022-10-14 - 主分类号： G11C29/12 文献下载
摘要：本发明提供一种存储器，在校准启动时，向比较器发送预定模式的数据输入信号，对于第一DFE部、第二DFE部、第三DFE部、第四DFE部中的任一个，多次施加不同的DFE偏置电流，并求出每次施加时所对应的数据眼窗口的宽度，并且对各个数据眼窗口的宽度进行比较以得到宽度最大的数据眼窗口，将该宽度最大的数据眼窗口所对应的DFE偏置电流设为最佳DFE偏置电流，从而可通过自动校准来设置施加到DFE部的最佳DFE偏置电流，能够最大限度地抑制后标对后续的脉冲信号产生的不良影响，降低发生误判的可能性。
存储器

[发明专利]一种占空比调节器-CN202210849584.4在审
发明人：赖荣钦 -专利权人： 东芯半导体股份有限公司
申请日： 2022-07-19 - 公布日： 2022-09-30 - 主分类号： G11C7/22 文献下载
摘要：本发明涉及一种占空比调节器，包括：第一占空比调节DCA模块，所述第一DCA模块包括M个并联的调节单元，每个调节单元包括与非门和NMOS晶体管，每个调节单元被配置成用于：输入到所述与非门的从低电平转换到高电平的时序延迟使所述NMOS在信号的上升沿不被打开，从而所述NMOS不会改变所述信号的上升沿；并且输入到所述与非门的从高电平转换到低电平的时序延迟使所述NMOS在信号的下降沿被打开，从而所述NMOS将所述信号的下降沿推迟，以增大所述信号的占空比。
一种调节器

[发明专利]一种占空比调节器-CN202210849664.X在审
发明人：赖荣钦 -专利权人： 东芯半导体股份有限公司
申请日： 2022-07-19 - 公布日： 2022-09-27 - 主分类号： G11C7/22 文献下载
摘要：本发明涉及一种占空比调节器，包括：占空比预调节PRE_DCA电路，所述PRE_DCA电路设置在延时锁相环DLL电路中，并且被配置用于缩短输入信号的高电平部分；以及占空比调节DCA电路，所述DCA电路设置在所述DLL电路中并耦合到所述PRE_DCA电路，并且所述DCA电路被配置用于：接收来自所述PRE_DCA电路的信号，以及进一步调节从所述PRE_DCA电路输出的信号的占空比。
一种调节器

1
2
3
下一页»
尾页
共 37 条