“上海复旦微电子集团股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果258个，建议您升级VIP下载更多相关专利

[发明专利]数据加、解密方法及数据加、解密系统-CN201710738505.1有效
发明人：俞军;刘丹;李清;王立辉;雷婉;刘帅;张弛 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2017-08-24 - 公布日： 2022-01-07 - 主分类号： H04L9/08 文献下载
摘要：一种数据加、解密方法及数据加、解密系统。所述加密方法包括：处理器获取PUF模块初始化产生的第一真实响应数据，基于所述第一真实响应数据得到私钥数据，基于所述私钥数据得到对应的公钥数据并发送至加密装置；所述加密装置生成对待加密数据进行加密的加密密钥，利用所述加密密钥对待加密数据进行加密，将加密后的数据存储在第一存储器中；并利用所述公钥数据对所述加密密钥进行加密，得到密钥数据；所述第二存储器获取所述第一真实响应数据对应的辅助数据及所述密钥数据并进行存储。应用上述方案，可以提高数据的安全性。
数据解密方法系统

[发明专利]电平转换电路-CN201710119920.9有效
发明人：方刘禄;刘跃智;徐灵炎;张伟国 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2017-03-02 - 公布日： 2022-01-07 - 主分类号： H03K19/0185 文献下载
摘要：一种电平转换电路，所述电路包括：低电压电平转换电路，适于在接入的高电源域的电源电压小于或等于对应的器件耐压值时，将输入的低电压域的信号分别转换为对应的高电源域的电源电压和零电压；高电压电平转换电路，适于在接入的高电源域的电源电压位于所述对应的器件耐压值与所述对应的器件耐压值两倍之间时，将输入的低电源域的信号分别转换为所述高电源域的电源电压和低电压。上述的方案，可以兼容高低电压的电平转换电路，可以扩大电平转换电路的适用范围。
电平转换电路

[发明专利]集成电路芯片及控制系统-CN202010589033.X在审
发明人：何玉明;王磊;俞军;申雪娇;陈政 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2020-06-24 - 公布日： 2021-12-24 - 主分类号： G06K17/00 文献下载
摘要：一种集成电路芯片及控制系统。所述集成电路芯片包括：第一电路，适于获取第一参数的最大值信息；所述第一参数的最大值信息是通过非接触通信的方式输入的；第二电路，适于获取所述第一参数的调节信息；所述第一参数的调节信息是通过接触接口输入的；第三电路，适于基于所述第一参数的最大值信息，及所述第一参数的调节信息，生成与所述第一参数对应的脉冲宽度调制信号，以控制所述受控设备基于所述第一参数进行工作。应用上述方案，在通过近场射频通信接收第一参数的最大值信息后，通过接触接口，即可改变第一参数对应的脉冲宽度调制信号，使用便利。并且，还可以改变第一参数的最大值信息，便于调节受控设备的参数。
集成电路芯片控制系统

[发明专利]半导体单元器件-CN202010501168.6在审
发明人：李卿;刘红霞;曹鹏辉;黄高中;徐烈伟;俞军 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2020-06-04 - 公布日： 2021-12-07 - 主分类号： H01L27/092 文献下载
摘要：一种半导体单元器件，包括：电源区、PMOS管、NMOS管、接地区、输出端、金属连接层，金属连接层包括第一金属互连线及第二金属互连线，其中，PMOS管的源极与电源区耦接，栅极与第一金属互连线耦接；NMOS管的源极与接地区耦接，栅极与第一金属互连线耦接；输出端与第二金属互连线耦接；第一金属互连线上设置有可配置的第一通孔结构，以将第一金属互连线连接于选定的第一对象；第二金属互连线上设置有可配置的第二通孔结构，以将第二金属互连线连接于选定的第二对象，以使得第二对象与输出端导通。上述方案，在流片后需要更改半导体单元器件的输出逻辑时，无需进行ECO绕线，既可以实现半导体单元器件的输出逻辑的更改，故，可以降低ECO成本。
半导体单元器件

[发明专利]闪存芯片模块和闪存芯片模块的封装方法-CN202010485565.9在审
发明人：单伟君;沈晔晖;单智阳;廖少武;金伟;王立辉;李清;俞军 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2020-06-01 - 公布日： 2021-12-07 - 主分类号： H01L25/18 文献下载
摘要：一种闪存芯片模块和闪存芯片模块的封装方法，其中，闪存芯片模块包括：封装载体，包括若干外部共享引脚；位于所述封装载体上的闪存芯片，包括若干第一共享引脚以及若干第一内部引脚，所述第一共享引脚与所述外部共享引脚互连；位于所述封装载体上的应答保护单调计数器芯片，包括若干第二内部引脚，所述第二内部引脚与所述第一内部引脚互连。从而，降低了闪存芯片模块的设计复杂度、封装难度，增加了闪存芯片模块的成品率，并减小闪存芯片模块的功耗。
闪存芯片模块封装方法

[发明专利]一种基于查找表的FPGA芯片逻辑单元时延建模方法和系统-CN201710099785.6有效
发明人：李佐渭;俞军;王似飞;叶翼;李小南 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2017-02-23 - 公布日： 2021-12-03 - 主分类号： G06F30/327 文献下载
摘要：本发明公开一种基于查找表的FPGA芯片逻辑单元时延建模方法，该方法包含：建立复杂逻辑单元的配置模型；建立复杂逻辑单元的时序路径模型；建立复杂逻辑单元的时序模型。本发明直接建立复杂逻辑单元的时序模型，不用将复杂逻辑单元拆分成简单逻辑单元，然后再STA过程中将简单逻辑的时序累加得到复杂逻辑的时序的过程，节省了拆分和计算过程，提高STA的运行效率。
一种基于查找 fpga 芯片逻辑单元建模方法系统

[发明专利]电容式感测设备及感测电容的方法-CN202010426940.2在审
发明人：于学球;石亦欣;罗挺松;姜英;林楠;彭媛;俞军 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2020-05-19 - 公布日： 2021-11-23 - 主分类号： H03K17/955 文献下载
摘要：本申请实施例提供一种电容式感测设备和感测电容的方法。电容式感测设备包括：电容式传感器，其适于感测接近其的导电物体；开关组，其适于将电容式传感器交替地耦接第一预定电压和参考电容；参考电容，其适于在感测导电物体时与电容式传感器分享电荷；比较器，其具有第一输入端、第二输入端和输出端，第一输入端耦接参考电容，第二输入端耦接参考电压，输出端耦接电荷平衡电路和计数器；电荷平衡电路，其耦接参考电容，并适于在感测导电物体时对参考电容进行充电或放电；计数器，其适于基于比较器输出的第一或第二逻辑电平而计数并且获得计数值。本申请实施例的技术方案有利于感测灵敏度的提高，避免由于感测周期的增大而带来的功耗增加。
电容式感测设备方法

[发明专利]电路原理图的审查方法及装置、计算机可读存储介质-CN202010344683.8在审
发明人：魏心玥;李鑫;罗潇磊;章桦萍;刘磊;李新旺;徐洋;汤沧海 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2020-04-27 - 公布日： 2021-11-12 - 主分类号： G06F30/398 文献下载
摘要：一种电路原理图的审查方法及装置、计算机可读存储介质，电路原理图的审查方法包括：获取待审查的目标电路模块原理图；从云端数据库中获取与目标电路模块原理图的类型相适配的参照电路模块原理图；提取目标电路模块原理图的主体架构信息以及辅助电路信息；根据目标电路模块原理图与参照电路模块原理图的主体架构信息，对目标电路模块原理图的主体架构进行审查；根据目标电路模块原理图以及参照电路模块原理图的辅助电路信息，对目标电路模块原理图的辅助电路进行审查；根据目标电路模块原理图的主体架构的审查结果以及辅助电路的审查结果，得到目标电路模块原理图的综合审查结果。上述方案，能够提高电路原理图的检查效率及可靠性。
电路原理图审查方法装置计算机可读存储介质

[发明专利]一种含双通路压控振荡器的锁相环电路-CN201710118208.7有效
发明人：徐灵炎;李清;方刘禄;张伟国;俞剑;刘跃智 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2017-03-01 - 公布日： 2021-10-26 - 主分类号： H03L7/099 文献下载
摘要：一种含双通路压控振荡器的锁相环电路，其中的低通滤波器对电荷泵输出的电流脉冲进行滤波分别得到通路0控制电压信号和通路1控制电压信号，压控振荡器包含双通路，通路0电路的输入端连接低通滤波器输出的通路0控制电压信号，通路1电路的输入端连接低通滤波器输出的通路1控制电压信号，压控振荡器的输出端输出时钟信号。本发明减小了输出时钟上的抖动，在宽反馈分频比条件下既满足了环路稳定性需求，又满足了环路带宽基本维持不变的需求。
一种通路压控振荡器锁相环电路

[发明专利]无线射频设备、认证服务器、认证系统及安全认证方法-CN201710247144.0有效
发明人：郭丽敏;俞军;李清;刘丹;王立辉;单伟君;姜焜 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2017-04-14 - 公布日： 2021-09-21 - 主分类号： H04W12/04 文献下载
摘要：一种无线射频设备、认证服务器、认证系统及安全认证方法。所述无线射频设备包括：密钥存储单元，适于存储原始密钥数据；密钥更新单元，适于在接收到认证服务器发送的认证请求后，对所述原始密钥数据进行更新，得到更新后的密钥数据；编码器，适于对所述更新后的密钥数据进行编码处理，获得对应的辅助数据并发送至认证服务器；第一处理单元，适于在接收到所述认证服务器发送的第一处理数据时，基于所述更新后的密钥数据，对所述第一处理数据进行逆处理，分别获得与第一数据对应的第二数据，以及与第三数据对应的第四数据；第一认证单元，适于基于所述第二数据及第一数据，对所述认证服务器进行认证。应用上述方案，可以提高认证安全性。
无线射频设备认证服务器系统安全方法

[发明专利]一种数据加密方法、解密方法、加密系统及解密系统-CN201710738513.6有效
发明人：俞军;刘丹;李清;王立辉;雷婉;刘帅;张弛 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2017-08-24 - 公布日： 2021-09-21 - 主分类号： H04L9/32 文献下载
摘要：一种数据加密方法、解密方法、加密系统及解密系统。所述加密方法包括：处理器获取PUF模块初始化产生的第一真实响应数据，基于所述第一真实响应数据得到第一密钥数据，并将所述第一密钥数据发送至加密装置；所述加密装置生成对待加密数据进行加密的加密密钥，利用所述加密密钥对待加密数据进行加密，将加密后的数据存储在第一存储器中；并利用所述第一密钥数据对所述加密密钥进行加密，得到第二密钥数据；第二存储器获取所述第一真实响应数据对应的辅助数据及所述第二密钥数据并进行存储。应用上述方案，可以提高数据的安全性。
一种数据加密方法解密系统

[发明专利]一种基于解析方法的总体FPGA自动化布局方法-CN201710019566.2有效
发明人：王似飞;叶翼;李小南;吴昌 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2017-01-10 - 公布日： 2021-09-21 - 主分类号： G06F30/392 文献下载
摘要：一种基于解析方法的总体FPGA自动化布局方法，包含：S1将约束信息及电路网表信息通过映射打包输入；S2将用户约束的时延信息通过静态时延分析器输入；S3将各电路单元模块按照用户指定的物理约束自动布局在芯片物理设计中的对应位置，包括输入输出布局、全局时钟布局、初始布局、总体布局、合法化布局和详细布局；总体布局是根据电路单元模块的初始位置和电路拓扑连接，采用基于混合步长调整策略的共轭梯度法求解，针对不同级别的电路单元模块、布局状态，动态调整步长计算方式，分布电路单元模块；S4输出电路网表信息。本发明对芯片版图进行快速自动化布局，使线网的线长和时延满足用户约束；通过调整总体布局中步长优化策略，优化布局质量和速度。
一种基于解析方法总体 fpga 自动化布局

[发明专利]一种耐压亚阈值CMOS基准源电路-CN201910499414.6有效
发明人：崔冰;徐灵炎;沈磊;赵凯;刘跃智;俞剑 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2019-06-11 - 公布日： 2021-09-21 - 主分类号： G05F1/575 文献下载
摘要：一种耐压亚阈值CMOS基准源电路，包含启动电路，主体电路和升压电路，启动电路用于保证主体电路的正常开启，所述的主体电路用于产生基准电压vbg，升压电路用于将基准电压vbg升高到基准参考电压vref。通过在电源电压vdd和基准电压vbg之间增加多层晶体管，提高了亚阈值CMOS基准源的耐压性，同时提高了亚阈值CMOS基准源的精度及电源电压抑制比。
一种耐压阈值 cmos 基准电路

[发明专利]一种提高抗静电能力的智能卡、载带及方法-CN202010134167.2在审
发明人：姚蓓玲;孙利斌;刘枫;俞军;严沁佳 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2020-03-02 - 公布日： 2021-09-03 - 主分类号： G06K19/077 文献下载
摘要：本发明提供一种提高抗静电能力的智能卡、载带及方法。一种提高抗静电能力的智能卡，所述智能卡包含智能卡本体、镶嵌在智能卡本体的载带和黏贴在载带背面的芯片，载带的外表面镀有第一金手指和若干个第二金手指，第一金手指电性连接芯片的GND管脚，需要优先释放电荷的第二金手指与所述第一金手指之间具有优先的空气放电路径。本发明还通过在载带上涂覆弱导电层，使需要优先释放电荷的第二金手指与第一金手指之间形成优先放电路径。本发明成本低、实施简单，能够快速有效的提高智能卡的抗静电能力，大大增加智能卡的使用寿命。
一种提高抗静电能力智能卡方法

[发明专利]输出电路-CN201611089171.1有效
发明人：刘跃智;沈磊;方刘禄;黄月娥;张伟国 -专利权人： 上海复旦微电子集团股份有限公司
申请日： 2016-11-30 - 公布日： 2021-08-06 - 主分类号： H03K19/0185 文献下载
摘要：输出电路，所述电路包括：钳位电路单元、输出缓冲单元、输出驱动单元；所述输出驱动单元分别与所述钳位电路单元和所述输出缓冲单元耦接；所述钳位电路单元，适于在确定所述输出电路的端口电源电压大于预设的辅助电源电压时，将所述输出驱动单元的端口电压钳位在对应的器件耐压值之内。上述的方案，可以提高输出电路的输出电压的范围，扩大输出电路的适用范围。
输出电路