[发明专利]256选1模式信号解码器

摘要

本发明公开了一种解码ISO/IEC15693协议中读卡器发送的256选1模式信号解码器，包括一高电平长度计数器，一帧头检测电路，一数据解码电路，一帧尾检测电路，一接收信号编码错误检测逻辑电路，一状态标志产生电路。本发明用高电平长度计数器计凹槽间的高电平长度，得到计数值cnt；然后参照ISO/IEC15693协议，利用不同编码间的凹槽间的高电平长度不同这一编码特点，再配合状态标志信号，就可以检测帧头，帧尾，并对数据解码以及产生接收信号编码错误标志信号。本发明能改善解码器对凹槽宽度的支持范围，并能提高其抗干扰能力。

主权项

一种解码ISO/IEC 15693协议中读卡器发送的256选1模式信号解码器，其特征在于，以模拟射频解调模块解调输出的时钟作为时钟信号，包括：一高电平长度计数器，在模拟射频解调模块解调输出的副载波包络信号为高电平时，对所述时钟信号进行计数，得到并输出计数值信号，该计数值信号即为高电平长度；所述计数值信号的计数范围为0～30688，当计到130688时，不再对计数值信号累加；在所述副载波包络信号为低电平时，所述计数值信号清0；一帧头检测电路，与所述高电平长度计数器相连接，用于检测帧头波形，产生帧头标志信号；一数据解码电路，与所述高电平长度计数器和帧头检测电路相连接，用于检测数据波形，产生解码数据信号；一帧尾检测电路，与所述高电平长度计数器和数据解码电路相连接，用于检测帧尾波形，产生帧尾波形信号；一接收信号编码错误检测逻辑电路，与所述高电平长度计数器和数据解码电路相连接，用于检测接收信号编码错误，产生接收信号编码错误标志信号；一状态标志产生电路，与所述帧头检测电路、接收信号编码错误检测逻辑电路和帧尾检测电路相连接，用于产生状态标志信号，区分不同接收阶段。