“G11C17/16”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果334个，建议您升级VIP下载更多相关专利

[发明专利]高可靠快速读写OTP嵌入式存储器及其读写方法-CN202211715714.1在审
发明人：彭泽忠 -专利权人：成都凯路威电子有限公司
申请日： 2022-12-30 - 公布日： 2023-04-07 - 主分类号： G11C17/16 文献下载
摘要：高可靠快速读写OTP嵌入式存储器及其读写方法，涉及集成电路技术。本发明包括由M×N个反熔丝存储模块构成的阵列，每个反熔丝存储模块包括第一存储单元和第二存储单元，第一存储单元由第一选择MOS管、第一隔离MOS管和第一栅电容构成，第一选择MOS管的一个有源端连接所在列的列线，另一个有源端通过第一隔离MOS管连接第一栅电容的有源端；第二存储单元结构与第一存储单元相同；第一栅电容的栅端和第二栅电容的栅端连接第一公共行线；所有行的第一公共行线相互连接。本发明在写和读操作时只需要一次上电的时间，具有省电、省时、面积小的优点。
可靠快速读写 otp 嵌入式存储器及其方法

[实用新型]一种一次性可编程存储单元-CN202223235937.6有效
发明人：毕津顺 -专利权人：天津市滨海新区微电子研究院
申请日： 2022-11-24 - 公布日： 2023-03-28 - 主分类号： G11C17/16 文献下载
摘要：本实用新型提供了一种一次性可编程存储单元，其特征在于，包括N型沟道晶体管M1、P型沟道晶体管M2、字线WL、左位线LBL和右位线RBL，其中，所述N型沟道晶体管M1的栅极连接所述字线WL、源极连接所述左位线LBL、漏极连接所述P型沟道晶体管M2的漏极；所述P型沟道晶体管M2的栅极连接所述字线WL、源极连接所述右位线RBL；所述字线WL、所述左位线LBL和所述右位线RBL分别连接第一、第二、和第三电源模块。该可编程存储单元是一种CMOS(互补金属氧化物半导体)结构，存储单元结构简单，与逻辑工艺兼容，在保证可靠性的前提下成本低廉。
一种一次性可编程存储单元

[发明专利]晶体管反熔丝以及相关装置、系统和方法-CN202210916983.8在审
发明人： C·G·维杜威特;J·S·雷赫迈耶;宫下俊彦 -专利权人：美光科技公司
申请日： 2022-08-01 - 公布日： 2023-03-10 - 主分类号： G11C17/16 文献下载
摘要：公开了晶体管反熔丝以及相关装置、系统和方法。一种设备可包含可配置为第一节点与第二节点之间的短路或可配置为所述第一节点与所述第二节点之间的开路的反熔丝。所述反熔丝可包含选择晶体管和反熔丝晶体管。所述选择晶体管的源极或漏极可电耦合到所述第一节点。所述选择晶体管的栅极可被配置成接收选择电压。所述反熔丝晶体管的栅极可电耦合所述选择晶体管的所述源极或漏极中的另一个。所述反熔丝晶体管的源极或漏极可电耦合到所述第二节点。还公开了相关联装置、系统和方法。
晶体管反熔丝以及相关装置系统方法

[发明专利]一种Anti-Fuse的电路结构及芯片系统-CN202211439655.X在审
发明人：请求不公布姓名 -专利权人：创视微电子（成都）有限公司
申请日： 2022-11-17 - 公布日： 2023-03-07 - 主分类号： G11C17/16 文献下载
摘要：本发明公开了一种Anti‑Fuse的电路结构及芯片系统，包括逻辑控制模块、电源控制模块、行选择模块、列选择模块、比较器阵列和数据处理模块，逻辑控制模块，用于接收外部控制信号和地址信号，并生成控制信号，并控制其他模块的动作；编程电压和读取电压由芯片外部通过IO接口连接到电源控制模块；电源控制模块，用于由逻辑控制模块根据读或写模式的需要生成的一个电源控制信号，控制在编程或读取时，该电源控制信号进行切换并对电源进行选择，将所选择的电压提供给行选择模块，并控制行选择模块对选中的存储单元释放相应电压。本发明大大减小Anti‑Fuse的面积，减少芯片生产成本；可很好的适配芯片使用环境而做出快速设计。
一种 anti fuse 电路结构芯片系统

[发明专利]反熔丝存储电路-CN202110813575.5在审
发明人：季汝敏 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-19 - 公布日： 2023-01-24 - 主分类号： G11C17/16 文献下载
摘要：本申请实施例应用于半导体电路设计领域，以提供一种反熔丝存储电路，包括：存储阵列，包括多个反熔丝存储单元；位线，连接在位线的延伸方向上排列的反熔丝存储单元，反熔丝存储单元通过第一开关管电连接位线；字线，连接在字线的延伸方向上排列的第一开关管；第二开关管，用于使位线连接传输导线；第三开关管，用于对传输导线进行放电；读取模块，包括第一输入端、第二输入端、采样输入端，第一输入端连接传输导线，第二输入端用于接收参考电压，采样输入端用于接收采样信号；补偿模块，连接第三开关管，用于减缓传输导线的电压降低速度，通过减缓第三开关管对传输导电的放电速度，从而保证反熔丝存储器读出数据的准确性。
反熔丝存储电路

[发明专利]反熔丝存储电路-CN202110773222.7在审
发明人：季汝敏 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-08 - 公布日： 2023-01-13 - 主分类号： G11C17/16 文献下载
摘要：本申请实施例提供一种反熔丝存储电路，包括：存储阵列，包括多个反熔丝存储单元；位线，连接在位线的延伸方向上排列的反熔丝存储单元，反熔丝存储单元通过第一开关管电连接位线；字线，连接在字线的延伸方向上排列的第一开关管；第二开关管，用于使位线连接传输导线；读取模块，第一输入端连接传输导线，第二输入端用于接收参考电压，采样输入端用于接收采样信号；信号产生模块，用于根据预充电电压、预充电信号生成采样信号，其中，预充电信号用于指示对传输导线预充电至预充电电压，采样信号与预充电信号之间的延时长短与预充电电压的电压大小呈正相关，以保证预充电电压较大时，反熔丝存储单元有足够的时间泄放电流，保证读出数据的准确性。
反熔丝存储电路

[发明专利]快速读写OTP嵌入式存储器-CN202211257453.3有效
发明人：彭泽忠 -专利权人：成都凯路威电子有限公司
申请日： 2022-10-14 - 公布日： 2023-01-13 - 主分类号： G11C17/16 文献下载
摘要：快速读写OTP嵌入式存储器，涉及集成电路技术。本发明包括由M×N个反熔丝存储单元构成的阵列，M和N皆为大于2的整数，每个反熔丝存储单元包括第一栅电容、第一MOS管、第二栅电容和第二MOS管，第一MOS管的栅端连接所在行的第一选择行线；第一栅电容的栅端和第二栅电容的栅端连接公共行线；第二MOS管的栅端连接所在行的第二选择行线；第一栅电容的有源端连接第一MOS管的第二有源端，第二栅电容的有源端连接第二MOS管的第一有源端，第一MOS管的第一有源端和第二MOS管的第二有源端连接所在列的列线；各行中的公共行线相互连接。本发明具有省电、省时、面积小的优点。
快速读写 otp 嵌入式存储器

[发明专利]一次性可编程存储装置-CN202210430732.9在审
发明人：崔训诚;朴镇优 -专利权人：三星电子株式会社
申请日： 2022-04-22 - 公布日： 2022-11-22 - 主分类号： G11C17/16 文献下载
摘要：一次性可编程(OTP)存储装置包括存取晶体管、字线、电压线、阱、第一填充氧化物层、第一半导体层和位线。所述存取晶体管包括：栅极结构，所述栅极结构位于衬底上；以及第一杂质区和第二杂质区，所述第一杂质区和所述第二杂质区分别位于所述衬底的与所述栅极结构相邻的部分处。所述字线电连接到所述栅极结构。所述电压线电连接到所述第一杂质区。所述阱位于所述衬底的上部，并且掺杂有具有第一导电类型的杂质。所述第一填充氧化物层形成在所述阱上。所述第一半导体层形成在所述第一填充氧化物层上，并且掺杂有具有所述第一导电类型的杂质，并且电连接到所述第二杂质区。所述位线电连接到所述阱。
一次性可编程存储装置

[发明专利]一种efuse单元结构以及存储器-CN202210964664.4有效
发明人：姜涛;郝永豪;韩冰;蔡信裕 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2022-08-12 - 公布日： 2022-11-11 - 主分类号： G11C17/16 文献下载
摘要：本发明提供一种efuse单元结构以及存储器，属于半导体技术领域，efuse单元结构包括第一NMOS管、第二NMOS管和熔丝，第一NMOS管的漏极和所述第二NMOS管的漏极均连接电源，第一NMOS管的源极连接第二NMOS管的栅极，第二NMOS管的源极连接熔丝的一端，熔丝的另一端接地，使得熔丝的稳定性更好，并且在编程时第二NMOS管的工作范围始终在饱和区，保证了流经熔丝的电流较大，充分的熔断熔丝，因此熔丝的熔断效果好，还降低了控制电路对第一NMOS管的栅极提供的输入电压波动的影响，控制了输入电压对熔丝熔断效果的影响，且灵敏度高，并且本发明仅增加一个NMOS管，使得efuse单元结构的电路改动较小。
一种 efuse 单元结构以及存储器

[发明专利]一种存储器-CN202210984495.0有效
发明人：季汝敏 -专利权人：睿力集成电路有限公司
申请日： 2022-08-17 - 公布日： 2022-11-04 - 主分类号： G11C17/16 文献下载
摘要：本公开实施例公开了一种存储器，存储器包括至少一个阵列区；阵列区包括：存储体区、第一锁存区和第二锁存区；其中，第一锁存区耦接于存储体区的第一端，第二锁存区耦接于存储体区的第二端；存储体区的第一端和第二端为沿第一方向相对的两端；第一锁存区和第二锁存区，用于将熔丝数据锁存并传输到存储体区。本公开能够节省布线设置，减小熔丝数据在传输过程中的延迟和损耗，节约功耗。
一种存储器

[发明专利]用于电子装置的差分熔丝读出电路-CN202010779577.2有效
发明人：褚炜路;潘栋 -专利权人：美光科技公司
申请日： 2020-08-05 - 公布日： 2022-11-01 - 主分类号： G11C17/16 文献下载
摘要：本公开涉及用于电子装置的差分熔丝读出电路。一种电路可包含电压线及锁存电路。所述锁存电路的特征可在于开关电压阈值且可耦合到所述电压线。所述锁存电路可产生用以确定熔丝的状态的输出。所述电路还可包含经由所述电压线耦合到所述锁存电路的产生电路，其中所述产生电路经配置以将所述电压线预充电到系统逻辑低电压与所述开关电压阈值之间的第一电压。
用于电子装置差分熔丝读出电路

[发明专利]OTP存储器及其制造方法、OTP电路-CN202110444444.4在审
发明人：李雄;朱黄霞;冯鹏 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-23 - 公布日： 2022-10-25 - 主分类号： G11C17/16 文献下载
摘要：本申请提供一种OTP存储器及其制造方法、OTP电路，通过OTP存储器中的存储单元使用两个串联二极管作为熔断的结构，从而减少了存储单元的体积、减少整个OTP存储器的体积，进而提高了存储单元以及OTP存储器的集积度。
otp 存储器及其制造方法电路

[发明专利]反熔丝阵列架构及存储器-CN202210664729.3在审
发明人：陈啸宸 -专利权人：长鑫存储技术有限公司
申请日： 2022-06-13 - 公布日： 2022-10-11 - 主分类号： G11C17/16 文献下载
摘要：本公开实施例涉及半导体电路设计领域，特别涉及一种反熔丝阵列架构及存储器，反熔丝阵列架构，包括：多个反熔丝存储阵列，其中，不同的反熔丝存储阵列基于不同的时钟信号驱动；第一控制模块，耦接多个反熔丝存储阵列，被配置为，基于初始时钟信号和多个选择信号产生一个子时钟信号，子时钟信号用于驱动相对应的一个反熔丝存储阵列。本公开实施例通过设计一种新的反熔丝阵列架构，以引入更多反熔丝存储单元，且对反熔丝电路内逻辑电路的改动较小，适用于集成度日益增加的DRAM芯片。
反熔丝阵列架构存储器

[发明专利]eFuse控制电路、eFuse控制系统及其测试方法-CN202210900124.X在审
发明人：严波;李建伟;王悦 -专利权人：普源精电科技股份有限公司
申请日： 2022-07-28 - 公布日： 2022-10-11 - 主分类号： G11C17/16 文献下载
摘要：本发明公开了一种eFuse控制电路、eFuse控制系统及其测试方法。eFuse控制电路用于向被控制单元输出校准数据，包括：数据输出模块、eFuse模块和多路选择器；数据输出模块的输出端与多路选择器的第一输入端连接，配置为向多路选择器的第一输入端输出预校准数据；其中，数据输出模块中的数据可重复擦写；eFuse模块的输出端与多路选择器的第二输入端连接，配置为写入测试确定的校准数据；多路选择器的输出端用于与被控制单元连接，多路选择器配置为将其第一输入端与其输出端导通，或将其第二输入端与其输出端导通。本发明能够提高eFuse控制电路的灵活性，降低测试成本。
efuse 控制电路控制系统及其测试方法

[发明专利]记忆体装置、记忆体系统以及操作记忆体装置的方法-CN202210028486.4在审
发明人：山内善高;张盟昇;野口纮希;喻鹏飞 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-11 - 公布日： 2022-09-27 - 主分类号： G11C17/16 文献下载
摘要：本揭示文件的一些态样提出一种记忆体装置、记忆体系统以及操作记忆体装置的方法。此记忆体装置包含以多个行与多个列所排列的多个记忆体单元；多条字元线各自耦接至相对应的一行上的记忆体单元；多条位元线各自耦接至相对应的一列上的记忆体单元；以及多条第二字元线各自耦接至相对应的一列的记忆体单元。
记忆体装置系统以及操作方法