“G11C16/08”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易_钻瓜专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果631个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储器装置和操作半导体存储器装置的方法-CN202210450328.8在审
发明人：崔皙焕;郭东勋 -专利权人：爱思开海力士有限公司
申请日： 2022-04-27 - 公布日： 2023-04-14 - 主分类号： G11C16/08 文献下载
摘要：本申请涉及半导体存储器装置和操作半导体存储器装置的方法。一种半导体存储器装置包括多个存储块和接触区域。多个存储块中的每一个包括多个存储器单元。接触区域形成在多个存储块之间。半导体存储器装置不同地使用多个存储块当中的不与接触区域相邻的第一存储块和与接触区域相邻的第二存储块。
半导体存储器装置操作方法

[发明专利]半导体存储装置-CN201910680408.0有效
发明人：久保田贤郎;尾崎正一;末松靖弘 -专利权人：铠侠股份有限公司
申请日： 2019-07-26 - 公布日： 2023-04-14 - 主分类号： G11C16/08 文献下载
摘要：实施方式的半导体存储装置具备存储单元阵列、被输入数据的焊盘、连接于焊盘的ODT电路、驱动ODT电路的ODT驱动器、及向ODT驱动器供给使能信号和电阻值控制信号的控制电路。焊盘配置于存储单元阵列与半导体存储装置的第1端边之间，ODT电路配置于焊盘与第1端边之间，ODT驱动器配置于ODT电路与第1端边之间。在ODT驱动器与第1端边之间，配置有传递电阻值控制信号的ODT控制信号线、和传递使能信号的ODT使能信号线。
半导体存储装置

[发明专利]存储器装置及其操作方法-CN202210533576.9在审
发明人：郑赞熙;郭东勋;朴世泉 -专利权人：爱思开海力士有限公司
申请日： 2022-05-17 - 公布日： 2023-04-11 - 主分类号： G11C16/08 文献下载
摘要：本申请涉及存储器装置及其操作方法。本公开涉及一种电子装置。一种存储器装置包括：多个存储器单元，其联接到多条字线；电压发生器，其生成要施加到多条字线的编程相关电压；地址解码器，其将编程相关电压传送到多条字线；以及操作控制器，其控制电压发生器和地址解码器，以将编程电压施加到多条字线中的被选字线，将第二通过电压施加到邻近被选字线的相邻字线，将第一通过电压施加到除了被选字线和相邻字线之外的其余字线，并且在第一时段期间将接地电压施加到被选字线并且将第一通过电压施加到相邻字线。
存储器装置及其操作方法

[发明专利]具有动态扫描频率的概率数据完整性扫描-CN202210835440.3在审
发明人： S·谢里菲·德黑兰尼 -专利权人：美光科技公司
申请日： 2022-07-15 - 公布日： 2023-04-07 - 主分类号： G11C16/08 文献下载
摘要：本申请涉及具有动态扫描频率的概率数据完整性扫描。示例性方法、设备及系统包含接收多个读取操作。所述读取操作分成一系列读取操作的当前集合及一或多个其它集合。所述当前集合的大小为第一数目的读取操作。从所述当前集合中选择侵入者读取操作。对所述侵入者的受害者执行第一数据完整性扫描，并且基于所述第一数据完整性扫描确定数据完整性的第一指示符。响应于确定数据完整性的所述第一指示符大于当前最大值，所述当前最大值设定为数据完整性的所述第一指示符。响应于确定所述当前最大值满足阈值，读取操作的后续集合的大小设定为第二数目，所述第二数目小于所述第一数目。
具有动态扫描频率概率数据完整性

[发明专利]闪速存储器、闪速存储器的控制方法和可读存储介质-CN202211517640.0在审
发明人：沈安星;张有志;周盼盼 -专利权人：广州粤芯半导体技术有限公司
申请日： 2022-11-30 - 公布日： 2023-04-04 - 主分类号： G11C16/08 文献下载
摘要：本申请涉及闪速存储器及控制方法、可读存储介质，闪速存储器包括存储阵列、源端电压设置单元、阱电压设置单元、字线选通单元、位线选通单元、数据读出单元、电压调节单元以及电荷泵单元，在对存储阵列进行数据写入、读取及擦除时，电压调节单元生成正向电压信号和负向电压信号并进行输出，由于电压信号均呈阶梯状变化，使得加在存储单元中的栅氧层的电场缓慢变化，从总体上起到了保护栅极的作用的同时，降低了原有的快速变化的电场对栅极的损害，进而有助于提高了闪速存储器在进行大规模数据的写入、读取或擦除时的效率。
存储器控制方法可读存储介质

[发明专利]存储器装置及该存储器装置的操作方法-CN202210392764.4在审
发明人：黄盛炫;郑载烨;朴世泉 -专利权人：爱思开海力士有限公司
申请日： 2022-04-15 - 公布日： 2023-04-04 - 主分类号： G11C16/08 文献下载
摘要：本申请涉及存储器装置及该存储器装置的操作方法。该存储器装置包括存储块，在该存储块中多个单元页联接至每条字线。存储器装置还包括外围电路，该外围电路被配置为在被选单元页的验证操作期间，根据执行编程操作的次序来调整向字线当中的被选字线施加验证电压的时间点。存储器装置进一步包括控制逻辑电路，该控制逻辑电路被配置为向外围电路发送用于调整输出验证电压的时间点的操作码。
存储器装置操作方法

[发明专利]用于具有部分漏极侧选择栅极的存储器设备的经改善的编程技术-CN202210580036.6在审
发明人：杨翔 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-05-25 - 公布日： 2023-04-04 - 主分类号： G11C16/08 文献下载
摘要：本发明提供了一种操作存储器设备的方法。该方法包括制造存储器设备的步骤，该存储器设备包括具有全SGD晶体管的第一组存储器孔和具有部分SGD晶体管的第二组存储器孔。该第二组包括一组所选择的部分SGD晶体管和一组未选择的部分SGD晶体管两者。该方法继续进行使该组未选择的部分SGD晶体管中的第一未选择的部分SGD晶体管电浮动。在至少一个第一未选择的部分SGD晶体管电浮动的情况下，该方法继续减小施加到邻近第一未选择的部分SGD晶体管的至少一个晶体管或存储器单元的电压，使得第一未选择的部分SGD晶体管的电压通过电容耦合效应降低。
用于具有部分漏极侧选择栅极存储器设备改善编程技术

[发明专利]SPI闪存存储器装置中的延迟减少-CN202111183208.8在审
发明人： G·英特拉特 -专利权人：对话半导体美国公司
申请日： 2021-10-11 - 公布日： 2023-04-04 - 主分类号： G11C16/08 文献下载
摘要：本发明涉及SPI闪存存储器装置中的延迟减少。一种方法可以包括以下步骤：在存储器装置中从主机装置接收读请求，该主机装置通过接口联接至存储器装置；对从接口接收到的读请求的地址进行解码；对读请求的命令进行解码，以确定读请求是否针对对齐地址操作；当读请求被确定为针对对齐地址操作时，不管所解码的地址的实际对齐如何，保持所解码的地址而不进行修改；以及通过使用所解码的地址，在存储器装置上按照对齐地址操作执行读请求。
spi 闪存存储器装置中的延迟减少

[发明专利]用于半圆漏极侧选择栅极的边缘数据字线的主动刷新-CN202210570174.6在审
发明人：杨翔 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-05-24 - 公布日： 2023-03-31 - 主分类号： G11C16/08 文献下载
摘要：本发明题为“用于半圆漏极侧选择栅极的边缘数据字线的主动刷新”。本发明提供了一种存储器装置和操作方法。该装置包括连接到多个字线中的一个字线的存储器单元，该多个字线包括至少一个边缘字线和多个其他数据字线。该存储器单元以串布置并且被配置为保持对应于多个数据状态中的一个数据状态的阈值电压。该存储器装置还包括耦接到该多个字线和该串的控制装置。该控制装置被配置为识别该至少一个边缘字线。该控制装置还被配置为将编程电压周期性地施加到该至少一个边缘字线以对与该至少一个边缘字线相关联的该存储器单元进行重新编程而不擦除与该至少一个边缘字线相关联的该存储器单元。
用于半圆漏极侧选择栅极边缘数据主动刷新

[发明专利]用于非易失性存储器的软位数据的有效感测-CN202210571487.3在审
发明人：华-玲·辛西娅·许 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-05-24 - 公布日： 2023-03-21 - 主分类号： G11C16/08 文献下载
摘要：一种非易失性存储器通过使用每个状态电平两个感测来将硬位读取和软位读取组合成单个有效的软读取序列，从而提高读取时间效率。不是标准硬位读取，在标准硬位读取中执行两个软位读取，偏移高于和低于硬位读取值，硬位读取被移位使得其可靠地感测一个状态但较不可靠地感测另一状态，并且仅针对较不可靠地感测的状态确定软位数据。这减少了软位数据的量。有效的软感测序列可以用作默认读取模式，从而提供用于ECC校正的软位信息，而不触发读取错误处理流程。将软位和硬位感测合并为一个序列可以避免用于读取序列操作的额外开销。
用于非易失性存储器数据有效

[发明专利]使用数据锁存器压缩非易失性存储器中的软位数据-CN202210570159.1在审
发明人：华-玲·辛西娅·许;东谷政昭;李延珑;陈晨 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-05-24 - 公布日： 2023-03-17 - 主分类号： G11C16/08 文献下载
摘要：对于在纠错操作中使用硬位和软位数据的非易失性存储器，为了减少需要从存储器传送到控制器的软位数据的量并改善存储器系统性能，能够在传送之前压缩软位数据。在读取软位数据并将其存储到与感测放大器相关联的内部数据锁存器中之后，在这些内部数据锁存器内对软位数据进行压缩。然后，经压缩的软位数据可以被传送到高速缓存缓冲器的传送数据锁存器，其中经压缩的软位数据可以被合并并且通过输入‑输出接口传送出。在输入‑输出接口中，如果需要，可以对经压缩的数据进行重整以将其置于逻辑用户数据次序。
使用数据锁存器压缩非易失性存储器中的

[发明专利]用于多面读取操作的精简命令序列-CN202210849418.4在审
发明人： N·维塔尔普拉布;A·马德拉斯瓦拉;S·拉索里;T·贝马尔赫德卡尔 -专利权人：英特尔公司
申请日： 2022-07-19 - 公布日： 2023-03-03 - 主分类号： G11C16/08 文献下载
摘要：系统、装置和方法可以提供生成NAND存储器中的多个面的地址信息、从地址信息中排除列信息、以及向NAND存储器发送读取命令序列的技术，其中，读取命令序列包括地址信息。在一个示例中，该技术还从读取命令序列中排除面确认命令和忙周期。
用于多面读取操作精简命令序列

[发明专利]用于存储器装置的QED移位器-CN202210591640.9在审
发明人： K·马组德尔 -专利权人：美光科技公司
申请日： 2022-05-27 - 公布日： 2023-03-03 - 主分类号： G11C16/08 文献下载
摘要：本公开涉及一种用于存储器装置的QED移位器。存储器装置包含被配置成从主机装置接收命令的命令接口。所述存储器装置还包含被配置成接收所述命令的命令移位器。所述命令移位器包含串联耦合且被配置成延迟所述命令的多个级。所述命令移位器包括选择电路系统，所述选择电路系统被配置成接收所述命令且选择用于所述命令的所述多个级的插入级。所述选择电路系统被配置成选择所述插入级作为用以插入所述命令的位置。选择选定插入级以控制所述命令移位器中的延迟的持续时间。对所述插入级的选择至少部分地基于时钟与所述存储器装置的数据引脚之间的路径延迟。
用于存储器装置 qed 移位

[发明专利]半导体存储装置-CN202211455233.1在审
发明人：柳平康辅 -专利权人：铠侠股份有限公司
申请日： 2018-01-30 - 公布日： 2023-02-28 - 主分类号： G11C16/08 文献下载
摘要：本发明的实施方式提供一种能够高速地动作的半导体存储装置。实施方式的半导体存储装置包含第1及第2导电体以及第1至第4支柱。第1导电体在第1方向上延伸设置，作为第1字线发挥功能。第1支柱通过第1导电体而设置，与第1导电体的交叉部分作为第1存储单元发挥功能。第2导电体在第1方向上延伸设置，作为包含于读出放大器且连接在第1存储单元的第1晶体管的栅极电极发挥功能。第2支柱在第1方向上的第2导电体的一端部分设置在第2导电体上。第3支柱在第1方向上的第2导电体的另一端部分设置在第2导电体上。第4支柱配置在第2支柱与第3支柱之间，设置在第2导电体上。
半导体存储装置

[发明专利]解码方法、存储器存储装置及存储器控制电路单元-CN201710825756.3有效
发明人：仇志良 -专利权人：群联电子股份有限公司
申请日： 2017-09-14 - 公布日： 2023-02-28 - 主分类号： G11C16/08 文献下载
摘要：本发明的一范例实施例提供一种解码方法、存储器存储装置及存储器控制电路单元，包括：将第一数据暂存至缓冲存储器，其中缓冲存储器包括第一缓冲区与第二缓冲区；将第二缓冲区的解码数据复制到第一缓冲区；在第一缓冲区中，基于所复制的解码数据对第一数据执行第一类解码操作，其中所复制的解码数据不同于对应于第一数据的原始解码数据；以及若第一类解码操作成功，输出已解码数据。藉此，可提高解码操作的效率。
解码方法存储器存储装置控制电路单元

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top