“G06N3/063”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果2896个，建议您升级VIP下载更多相关专利

[发明专利]具有潜伏抑制效应和多遗忘模式的巴甫洛夫联想记忆电路-CN202310549203.5在审
发明人：孙军伟;雷霆;申益金;岳乙;高培龙;翟宇;陈柏任;刘鹏;王英聪;王延峰;凌丹;王妍;黄春;杨飞飞;刘娜;方洁;余培照;张勋才;兰奇逊 -专利权人：郑州轻工业大学
申请日： 2023-05-16 - 公布日： 2023-08-18 - 主分类号： G06N3/063 文献下载
摘要：本发明提出了一种具有潜伏抑制效应和多遗忘模式的巴甫洛夫联想记忆电路，输入食物刺激信号分别与忆阻的正端、潜伏抑制模块和电压控制模块相连接，输入铃声刺激信号分别与潜伏抑制模块和电压控制模块相连接，输入电击刺激信号与自发恢复模块相连接，潜伏抑制模块和电压控制模块的输出端均与突触模块相连接，突触模块的输出端分别与潜伏抑制模块和电压控制模块相连接，多巴胺神经元模块的输出端与自发恢复模块相连接，自发恢复模块的输出端与多巴胺神经元模块相连接，通过逻辑电路I与最终输出端相连接。本发明实现了潜伏抑制效应下学习速率和遗忘速率的变化，实现了学习和遗忘速率随学习次数增加发生变化；实现了不同电击强度下的暂时性遗忘效果。
具有潜伏抑制效应遗忘模式巴甫洛夫联想记忆电路

[发明专利]一种矢量处理单元、神经网络处理器及深度相机-CN202310598167.1在审
发明人：支元祥 -专利权人：奥比中光科技集团股份有限公司
申请日： 2023-05-24 - 公布日： 2023-08-18 - 主分类号： G06N3/063 文献下载
摘要：本申请适用于芯片技术领域，涉及一种用于神经网络处理器的矢量处理单元、神经网络处理器及深度相机，矢量处理单元包括升精度模块、反量化模块、运算模块、量化模块及降精度模块。升精度模块用于将输入的第一整型数据升精度为第一浮点型数据；反量化模块用于对第一浮点型数据进行反量化，得到反量化数据，反量化数据为浮点型数据；运算模块用于对反量化数据进行运算，得到第二浮点型数据；量化模块用于对第二浮点型数据进行量化得到量化数据，量化数据为浮点型数据；降精度模块用于对量化数据进行降精度，得到第二整型数据。本申请的矢量处理单元内的运算均以浮点型数据进行，保证了神经网络处理器的算法精度。
一种矢量处理单元神经网络处理器深度相机

[发明专利]输出之间具有金属屏蔽的基于电容器的突触网络结构-CN202180083511.2在审
发明人：张辰;杨杰;孔德欣;山下典洪 -专利权人：国际商业机器公司
申请日： 2021-11-02 - 公布日： 2023-08-18 - 主分类号： G06N3/063 文献下载
摘要：一种神经网络设备包括第一多个突触网络电容器，其中第一多个突触网络电容器中的突触网络电容器共享第一输出端子。神经网络设备还包括第二多个突触网络电容器，其中第二多个突触网络电容器中的突触网络电容器共享第二输出端子。更进一步地，神经网络设备包括设置在第一输出端子和第二输出端子之间的金属屏蔽。神经网络设备可用作人工智能系统的一部分。
输出之间具有金属屏蔽基于电容器突触网络结构

[发明专利]电压频率调节方法、装置、神经网络加速器及存储介质-CN202210133672.4在审
发明人：祝叶华;孙炜 -专利权人： OPPO广东移动通信有限公司
申请日： 2022-02-07 - 公布日： 2023-08-18 - 主分类号： G06N3/063 文献下载
摘要：本申请实施例公开了一种电压频率调节方法、装置、神经网络加速器及存储介质，方法包括：针对预设神经网络中每个计算层，利用对应的特征图像的尺寸和包含的卷积核的尺寸确定对应的总计算量，并预估计算引擎完成对应的总计算量的时长，确定为对应的计算时长；针对预设神经网络中每个计算层，利用对应的特征图像在多个存储器中每个存储器的存储量，以及多个存储器中每个存储器的传输带宽，预估对应的特征图像传输至计算引擎的时长，确定为对应的访存时长；在神经网络处理器利用计算引擎依次执行预设神经网络中每个计算层的期间，基于每个计算层对应的计算时长和访存时长，动态调节神经网络处理器的电压频率。
电压频率调节方法装置神经网络加速器存储介质

[发明专利]用于生成输出特征图的方法和处理单元-CN202310079829.4在审
发明人：弗雷德里克·彼得·斯托尔特 -专利权人： ARM有限公司
申请日： 2023-02-08 - 公布日： 2023-08-18 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种由处理单元执行以用于生成输出特征图的方法，该处理单元包括被配置为存储输入特征图块的输入特征图存储装置。该输入特征图存储装置由该处理单元读取以生成输出特征图块。该方法包括：将输入特征图块顺序地加载到该输入特征图存储装置中；使用存储在该输入特征图存储装置中的第一输入特征图块来生成针对第一输出特征图块的部分计算；以及在不将该第一输入特征图块重新加载到该输入特征图存储装置中的情况下，重复使用存储在该输入特征图存储装置中的该第一输入特征图块来生成针对第二输出特征图块的部分计算。
用于生成输出特征方法处理单元

[发明专利]电子设备及神经网络模型的实施方法、片上系统和介质-CN202110948583.0有效
发明人：郑晓明;胡远峰;王骏超;杨磊;张杰龙;刘军辉 -专利权人：安谋科技（中国）有限公司
申请日： 2021-08-18 - 公布日： 2023-08-18 - 主分类号： G06N3/063 文献下载
摘要：本申请涉及一种电子设备及神经网络模型的实施方法、片上系统和介质，电子设备包括存储器：第一存储区和第二存储区，第二存储区的安全级别高于第一存储区的安全级别，该方法包括：电子设备在获取到神经网络模型的调用指令的情况下，从第二存储区获取秘钥信息；电子设备利用秘钥信息对加密的神经网络模型进行解密，得到解密后的神经网络模型，将解密后的神经网络模型存储在第二存储区；电子设备从第二存储区调用解密后的神经网络模型进行推理得到推理结果。如此，存储在第二存储区的秘钥以及解密后的神经网络模型相比于存储在第一存储区的秘钥以及解密后的神经网络模型，秘钥以及解密后的神经网络模型被软件病毒攻击、篡改、窃取等的风险较低。
电子设备神经网络模型实施方法系统介质

[发明专利]包括非易失性存储器件的存储装置及访问方法-CN201711191140.1有效
发明人：金灿河;吴玄教;金玉河;卢承京;白种南;李东起;李镇旭;李熙元 -专利权人：三星电子株式会社
申请日： 2017-11-24 - 公布日： 2023-08-18 - 主分类号： G06N3/063 文献下载
摘要：存储装置包括非易失性存储器件、缓冲存储器、控制器和神经形态芯片。神经形态芯片被配置为基于访问结果信息和访问环境信息生成访问分类器。控制器被配置为使用缓冲存储器执行对非易失性存储器件的第一访问，并且收集缓冲存储器中的第一访问的访问结果信息和访问环境信息。控制器被配置为使用缓冲存储器执行非易失性存储器件的第二访问。控制器被配置为通过使用与第二访问和访问分类器相关联的访问环境信息来获得与第二访问相关联的访问参数的预测结果。
包括非易失性存储器存储装置访问方法

[发明专利]数据处理器、方法、装置及芯片-CN201911349759.X有效
发明人：请求不公布姓名 -专利权人：上海寒武纪信息科技有限公司
申请日： 2019-12-24 - 公布日： 2023-08-18 - 主分类号： G06N3/063 文献下载
摘要：本申请提供一种数据处理器、方法、装置及芯片，数据处理器包括修正布斯编码电路、第一部分积获取电路、第二部分积获取电路、第一压缩电路以及第二压缩电路；所述第一压缩电路和所述第二压缩电路均包括4‑2压缩器，所述4‑2压缩器包括选择电路以及全加器，其中，所述修正布斯编码电路、所述第一部分积获取电路、所述第二部分积获取电路、所述第一压缩电路以及所述第二压缩电路均包括逻辑门单元；该数据处理器不仅能够实现乘法运算还能够实现乘累加运算，从而提高了数据处理器的通用性；另外，该数据处理器并不需要对乘法运算结果再进行一次累加运算实现乘累加运算，仅通过一次运算过程就可以直接实现乘法运算或乘累加运算，从而降低了数据处理器的功耗。
数据处理器方法装置芯片

[发明专利]运算方法-CN201880093914.3有效
发明人：山仓诚 -专利权人：株式会社索思未来
申请日： 2018-06-04 - 公布日： 2023-08-18 - 主分类号： G06N3/063 文献下载
摘要：一种运算方法，以矩阵乘积运算进行神经网络的卷积层的卷积运算，包括：按照每个卷积层，判断被输入到该卷积层的输入数据是否为规定的数据量以下的判断步骤(S1)；被判断为所述输入数据是规定的数据量以下的情况下(S1中的是)，选择第1运算模式，以第1运算模式执行卷积运算的步骤(S2、S3)；被判断为所述输入数据比规定的数据量大的情况下(S1中的否)，选择第2运算模式，以第2运算模式执行卷积运算的步骤(S5、S6)；以及对输出数据进行输出的输出步骤(S7)，所述输出数据是执行卷积运算而获得的结果。
运算方法

[发明专利]片上-片间互连的神经网络芯片联合性能预测方法及系统-CN202211483755.2有效
发明人：张浩;罗飞;鞠春晖;董中飞;岳大胜 -专利权人：辉羲智能科技（上海）有限公司
申请日： 2022-11-24 - 公布日： 2023-08-18 - 主分类号： G06N3/063 文献下载
摘要：本发明提供了一种片上‑片间互连的神经网络芯片联合性能预测方法及系统，基于神经网络芯片的互连拓扑结构，提取神经网络芯片通信数据流；基于所述通信数据流，进行神经网络层内性能预测，得到每层神经网络层在片间并行度方案下的各自的最优性能；基于所述通信数据流，进行神经网络层切换性能预测，得到相应的片间并行度组合方案下的层切换性能；通过上述步骤，即完成神经网络芯片层内和层间的联合性能预测。本发明基于片上‑片间互连架构，对神经网络模型的数据流进行分析，建立了片上与片间通信模型，成为性能预测的基础，能逼近真实情况下的性能，提高性能预测的有效性。
互连神经网络芯片联合性能预测方法系统

[发明专利]一种NPU与主CPU的数据交互方法和装置-CN201811100248.X有效
发明人：翟云 -专利权人：合肥君正科技有限公司
申请日： 2018-09-20 - 公布日： 2023-08-18 - 主分类号： G06N3/063 文献下载
摘要：本发明提供了一种NPU与主CPU的数据交互方法和装置，其中，该方法包括：NPU监测所述NPU中的task‑out ID寄存器中是否被写入新的信道标识；在确定所述task‑out ID寄存器中被写入新的信道标识的情况下，向主CPU发送中断信号；其中，所述主CPU响应于所述中断信号从所述task‑out ID寄存器中读取所述新的信道标识，对所述新的信道标识所指示的信道进行逐点取反操作。在上述方案中，通过设置寄存器，在某个信道完成操作之后，将该信道标识写入该寄存器中，通过寄存器中信道标识的变化，来触发对该信道的下一步处理，从而使得NPU与主CPU可以达到任务流水线的效果，提升了数据传输效率和数据处理效率。
一种 npu cpu 数据交互方法装置

[发明专利]用于执行神经网络运算的方法和装置-CN202180081817.4在审
发明人： L·佐罗;R·米歇罗尼 -专利权人：微芯片技术股份有限公司
申请日： 2021-10-03 - 公布日： 2023-08-15 - 主分类号： G06N3/063 文献下载
摘要：一种用于执行神经网络运算的方法包括接收深度神经网络(DNN)的权重值和偏差值。该DNN的单层的特征值阵列、偏差值和一组权重值耦接到神经网络引擎。在一个或多个乘法累加电路(MAC)处对该单层执行乘法累加运算以获得对应于该单层中的每个神经元的总和。对应于该单层中的每个神经元的层输出值耦接到该MAC的对应输入。重复耦接偏差值和一组权重值、执行乘法累加运算以及耦接层输出值以生成对应于每个输出层神经元的输出层总和，并且对每个输出层总和执行激活函数以生成DNN输出值。
用于执行神经网络运算方法装置

[发明专利]经由编译器发现深度学习加速器的硬件特性以用于优化-CN202180082044.1在审
发明人： A·T·扎伊迪;M·维泰兹;E·库卢尔切洛;J·卡明斯;A·X·明·张 -专利权人：美光科技公司
申请日： 2021-10-19 - 公布日： 2023-08-15 - 主分类号： G06N3/063 文献下载
摘要：本发明描述与深度学习加速器及存储器相关的系统、装置及方法。例如，集成电路装置可经配置以执行具有矩阵运算数的指令，并经配置成具有随机存取存储器。运行编译器的计算装置可交互及/或探测集成电路装置，以在执行矩阵计算时识别所述集成电路装置的硬件特性。所述编译器可至少部分地基于所述集成电路装置的硬件特性，从人工神经网络的描述产生并优化编译结果。所述编译结果可包含第一数据及第二数据，所述第一数据代表所述人工神经网络的参数，所述第二数据代表可由所述集成电路装置执行以基于所述第一数据及到所述人工神经网络的输入来产生所述人工神经网络的输出的指令。
经由编译器发现深度学习加速器硬件特性用于优化

[发明专利]基于强化学习的AI处理器架构优化方法、装置及存储介质-CN202310425167.1在审
发明人：黄宏敏;林元妙;符善森;刘远;熊晓明 -专利权人：广东工业大学
申请日： 2023-04-20 - 公布日： 2023-08-15 - 主分类号： G06N3/063 文献下载
摘要：本发明的目的在于提供一种基于强化学习的AI处理器架构优化方法、装置及存储介质，包括：通过卷积神经网络和硬件平台构成AI处理器评估模型，并在所述AI处理器评估模型中获取能够得到最大回报的行动的函数；设置经验回放缓存池，将采样得到的样本保存在缓存池内；在收集到足够的样本时，通过所述取能够得到最大回报的行动的函数与神经网络构建策略函数，并利用增加高斯噪声干扰所述策略函数，从所述经验回放缓存池内获取训练样本；训练所述策略函数，并通过所述策略函数获取最大奖励，得到优化后的AI处理器架构的参数。本发明所述的方法可以获得更好的样本利用率、稳定性和探索能力，并且能够得到最佳的AI处理器架构设计参数。
基于强化学习 ai 处理器架构优化方法装置存储介质

[发明专利]用于神经形态计算的FeFET单位单元-CN202180080220.8在审
发明人：龚南博;安藤崇志;B·海克马特少塔巴瑞;A·雷茨尼采克 -专利权人：国际商业机器公司
申请日： 2021-11-09 - 公布日： 2023-08-15 - 主分类号： G06N3/063 文献下载
摘要：电路结构包括具有第一栅电极、第一源电极和第一漏电极的第一铁电场效应晶体管(FeFET)和具有第二栅电极、第二源电极和第二漏电极的第二FeFET。第一栅电极连接到字线，并且第一源电极和第二源电极连接到位线。第一漏电极连接至第二栅电极并且第二漏电极连接至偏压线。通过组合两个电路结构来构造权重突触结构。多个权重突触结构被结合到交叉式阵列中。
用于神经形态计算 fefet 单位单元