[发明专利]一种存储器及其读取方法

权利要求书

1.一种存储器，其特征在于，包括：

熔丝阵列、控制信号产生电路和读取电路；

所述控制信号产生电路包括：第一信号生成单元和第二信号生成单元；

所述第一信号生成单元，被配置为接收第二控制信号和复位信号，基于所述第二控制信号和所述复位信号，生成第一时钟信号；其中，所述第二控制信号用于指示对所述熔丝数据的读取结束；所述复位信号用于指示所述存储器执行复位操作；所述复位信号在第一时刻从有效电平翻转为无效电平；

所述第二信号生成单元包括延时子单元和信号生成子单元；所述延时子单元被配置为接收所述第一时钟信号，基于所述第一时钟信号生成并输出第二时钟信号，其中，所述第二时钟信号的时钟周期大于所述第一时钟信号的时钟周期；所述信号生成子单元，被配置为接收所述第二时钟信号和所述复位信号，基于所述第二时钟信号和所述复位信号，生成并输出第一控制信号；

所述读取电路与所述控制信号产生电路连接，被配置为根据所述第一控制信号在第二时刻开始读取所述熔丝阵列中的目标熔丝单元中存储的熔丝数据；所述第二时刻与所述第一时刻之间存在时间间隔。

2.根据权利要求1所述的存储器，其特征在于，所述第一信号生成单元包括第一反相器、第一逻辑或非门和振荡器；所述第一反相器和所述第一逻辑或非门被配置为对所述第二控制信号和所述复位信号进行逻辑运算，生成第一使能信号输出至所述振荡器，以用于控制所述振荡器的运行；所述振荡器用于基于所述第一使能信号生成所述第一时钟信号。

3.根据权利要求1所述的存储器，其特征在于，所述延时子单元包括N个级联的触发器，N为大于或等于1的整数；第一级所述触发器的时钟控制端作为所述延时子单元的输入端，接收所述第一时钟信号；每一级所述触发器的反相输出端与自身的数据输入端连接；除第一级所述触发器之外的其他所述触发器的时钟控制端均与前一级所述触发器的正相输出端连接；第N级所述触发器的正相输出端输出所述第二时钟信号。

4.根据权利要求3所述的存储器，其特征在于，所述信号生成子单元包括脉冲信号产生单元、第二反相器和RS锁存器；所述脉冲信号产生单元被配置为接收所述第二时钟信号，基于所述第二时钟信号生成并输出第一脉冲信号；所述第二反相器被配置为接收所述复位信号；所述脉冲信号产生单元和所述第二反相器的输出端连接至所述RS锁存器的输入端，所述RS锁存器被配置为接收所述第一脉冲信号和经逻辑非运算的所述复位信号，生成并输出所述第一控制信号。

5.根据权利要求1所述的存储器，其特征在于，所述控制信号产生电路包括：信号检测单元，被配置为根据所述复位信号，在所述第一时刻检测所述存储器中的M个工作电压的电压值，当所述M个工作电压的电压值均达到对应的参考电压值时，使能所述第一控制信号，M为大于或等于1的整数。

6.根据权利要求5所述的存储器，其特征在于，所述信号检测单元包括M个比较器和与逻辑电路；每个所述比较器的反相输入端用于接收所述参考电压，每个所述比较器的正相输入端用于接收所述M个工作电压之一，并输出比较结果；所述M个比较器的输出端连接至所述与逻辑电路的输入端，所述与逻辑电路用于对M个所述比较结果进行逻辑与运算并输出所述第一控制信号。

7.根据权利要求1至6中任一项所述的存储器，其特征在于，所述存储器为一次性编程存储器；

所述一次性编程存储器应用于动态随机存取存储器。