[发明专利]存储器系统中的单独链路和阵列纠错

权利要求书

1.一种方法，包括：

由主机SoC向存储器设备发布读取命令；以及

由所述主机SoC通过DQ链路接收已读取数据并且通过DM链路读取链路ECC位。

2.根据权利要求1所述的方法，还包括由所述主机SoC使用所述链路ECC位来执行ECC解码和已读取数据错误校正。

3.根据权利要求2所述的方法，其中所述主机SoC包括ECC编码器/解码器电路，其被配置为使用所述链路ECC位来检测和校正存储器链路错误。

4.根据权利要求1所述的方法，还包括由所述主机SoC向模式寄存器进行写入，指示所述链路ECC位所在的位置。

5.根据权利要求1所述的方法，还包括：

由所述存储器设备从存储器阵列读出所述已读取数据；以及

由所述存储器设备通过所述DQ链路发送所述已读取数据并且通过所述DM链路发送所述链路ECC位。

6.根据权利要求5所述的方法，还包括：

由所述存储器设备从ECC阵列读出存储器ECC位；以及

由所述存储器设备使用所述存储器ECC位来执行ECC解码和已读取数据错误校正。

7.一种主机SoC，包括：

存储器PHY，被配置为通过存储器链路可通信地耦合到存储器设备；以及

ECC编码器/解码器电路，被配置为在读取操作期间使用来自数据掩码位的链路ECC奇偶校验位来检测和校正所述存储器链路错误。

8.根据权利要求7所述的主机SoC，其中所述数据掩码位被配置为指示掩码写入数据在掩码写入操作中未被写入存储器单元。

9.根据权利要求7所述的主机SoC，还包括支持多线程操作的各种处理单元。

10.一种存储器子系统，包括：

存储器设备；以及

存储器控制器，通过存储器链路耦合到所述存储器设备，其中所述存储器链路包括DQ链路和DM链路，并且其中所述存储器控制器具有ECC编码器/解码器电路，所述ECC编码器/解码器电路被配置为在读取操作期间使用来自所述DL链路的链路ECC奇偶校验位来检测和校正所述存储器链路错误。

11.根据权利要求10所述的存储器子系统，还包括存储器PHY，被配置为耦合到所述存储器控制器并且通过所述存储器链路耦合到所述存储器设备。

12.根据权利要求10所述的存储器子系统，其中所述存储器设备还被配置为：

向所述存储器设备发出读取命令；以及

通过所述DQ链路接收已读取数据并且通过所述DM链路接收链路ECC位。

13.根据权利要求10所述的存储器子系统，其中所述存储器控制器还被配置为向所述存储器设备中的模式寄存器进行写入，指示所述链路ECC位所在的位置。

14.根据权利要求10所述的存储器子系统，其中所述存储器设备被配置为：

从存储器阵列读出所述已读取数据；以及

通过所述DQ链路发送所述已读取数据并且通过所述DM链路发送所述链路ECC位。

15.根据权利要求14所述的存储器子系统，其中所述存储器设备还被配置为：

从ECC阵列读出存储器ECC位；以及

使用存储器ECC位来执行ECC解码和已读取数据错误校正。