[发明专利]一种用于电容型逐次逼近模数转换器的电容排序电路

说明书

该发明公开了一种用于电容型逐次逼近模数转换器的电容排序电路，涉及微电子学与固体电子学领域。应用于基于电容排序和重组校正方法中，本发明提出的排序电路与现有电路相比，排序N个电容，可以将数模连接信号线数量由N²减小至2N；因此，针对高精度SAR ADC，本发明排序电路可以克服模拟排序电路因连接信号线过多而无法应用于高精度SAR ADC的限制。该方法排序方法与现有电容排序方法相比，大大降低了数模连接信号线的数量。针对高精度SAR ADC，该方法排序方法可以克服现有排序电路因连接信号线过多而无法应用于高精度SAR ADC的限制。并且，该方法排序方法更为简单，大大降低了设计难度。

技术领域

本发明涉及微电子学与固体电子学领域，特别是该领域中电容型逐次逼近模数转换器中的电容设置方法。

背景技术

逐次逼近寄存器(SAR)模数转换器(ADC)具有良好的性能特征，被广泛用于传感器应用中。SAR ADC的典型结构主要包括采样保持电路、数模转换器(DAC)、比较器和逻辑控制模块。其中，DAC是SAR ADC中的最重要复杂的结构之一。对于电容式数模转换器(C-DAC)，DAC通过电容器内部的串行重新分配工作。但是随着对串行ADC的广泛需求，C-DAC中的单位电容器数量将成倍增加。此外，DAC的电容器失配将导致积分非线性(INL)和无杂散动态范围(SFDR)减小。因此，通常需要借助校准以满足于高精度SAR ADC的设计与应用。

然而，在SAR ADC的设计中，如何在有限的面积中达到最佳的精度和功耗权衡，并保证一定的速度，对设计者提出了很高的要求。特别针对高精度的SAR ADC的设计中，除了得益于工艺制造水平的不断提高，ADC的结构也在不断改进外，高精度主要受电容的失配、比较器、噪声以及比较器的动态失调电压等非理想因素的影响。文献[Tsukamoto S.A 10b50MS/s 820μW SAR ADC with on-chip digital calibration[J].Tdx,2010,15(7):7.]提出了一种使用校准数模转换器(C-DAC)的直接自校准技术。但是，C-DAC和主DAC(M-DAC)的分辨率、C-DAC的单元和寄生电容器的尺寸以及要校准的电容器值等各种参数之间的复杂关系成为优化设计和电路设计的障碍。文献[Salvo A D.Design of a 12-bit SAR ADCwith digital self-calibration for radiation detectors front-ends[C].Conference on PH.D Research in Microelectronics and Electronics,2019:125-128.]提出一种基于偏移双转换(ODC)方法的数字校准技术。该方法使用模拟失调注入来计算由于DAC电容器之间的失配而引起的ADC转换的固有误差。该方法通过找到一组权重，然后将其应用于每次转换以实现实时校正。虽然实现了有效位数(ENOB)从7.36提升至11.32，SFDR达到90dB。但其数字校正电路会增加整体SAR ADC电路的功耗和面积，并增加了电路版图设计的复杂度，在实际应用中有较大的限制。文献[Fan H,Liu Y,Feng Q.A reliablebubble sorting calibration method for SAR ADC[J].AEU-International Journal ofElectronics and Communications,2020,122:153227.]中提出的一种模拟排序电路方法，该方法利用开关阵列的断开或者闭合实现记录整个排序过程中每个电容所在的位置。针对N个单位电容的排序，该方法中，需要N²根信号线将模拟模块与数字模块连接起来。

发明内容

本发明针对电荷重分配逐次逼近型模数转换器(SAR ADC)中的关键模块——数模转换器(DAC)中电容阵列的技术缺陷，设计出一种用于电容型逐次逼近模数转换器的电容排序电路，克服了现有电容比较电路复杂不宜片上移植的缺陷。