[发明专利]超导高频降频模块和方法、超导高频测试系统和方法

说明书

本发明提供一种超导高频降频模块和方法，接收高频时钟信号，将所述高频时钟信号转换成降频时钟子信号和二倍时钟信号，基于二倍时钟信号进行复位，对测试信号进行周期性选择抽样，从而将所述测试信号转换为降频测试信号；本发明还提供一种超导高频测试系统和方法基于线性反馈移位寄存器进行实现；本发明的电路结构相对比较简单；可以实现持续性的高频测试，更符合待测电路的实际工作情况；数据降频系统通过对输出的GHz级别的高频信号进行降频处理，将频率降低到KHz级别，可以直接输出，简化了整个测试系统。

技术领域

本发明涉及超导电路领域，特别是涉及一种超导高频降频模块和方法、超导高频测试系统和方法。

背景技术

超导SFQ(Single Flux Quantum，单磁通量子)电路，因为其速度和功耗两大性能指标都优于半导体CMOS电路，具有巨大的潜力应用于高性能计算等领域。因此，测试电路的高频性能在超导SFQ电路的设计中是非常重要的一步，也是真正体现超导电路优势的重要一步。在超导电路设计中，搭建一个大规模数字电路，从所用每一个门电路(cell)的高频设计到每一个模块的高频设计直至整个系统的高频设计都需要通过实际高频测试加以验证，因此，需要有稳定可行的通用高频SFQ电路测试方案。

而对于超导电路而言，一般的工作频率都在约1～40GHz，这个频率远高于典型的半导体电路的工作频率，这使得一般的测试方案不太适用于超导电路的高频测试。对于电路的高频测试，一种基本方式是测试序列与高频时钟都通过外部直接输入，完成测试之后将高频测试信号直接输出，这种方式会导致信号与外部测试系统之间的信号传输是高频信号传输。对于超导电路而言，这种高频信号的传输很难达到数十GHz级别，同时超导电路的输出信号的典型幅度一般为几百微伏，也很难被外部设备在高频下识别。因此要采用这种方案，一般需要对电路信号做倍频，分频，多级放大等处理来实现，这样就会导致电路规模很大，设计难度很大，测试系统的稳定性也更低。

现有技术另一种方案是利用输入移位寄存器(Input SR)与输出移位寄存器(Output SR)来在低频下存储与读出待测电路的输入测试序列与输出结果，而让信号在高频下通过待测电路来实现了一种“伪”高频的方案：即输入序列在低频时钟的驱动下存储在输入移位寄存器中，然后通过时钟发生器(Clock Generator,CG)来产生数个(一般如5个)高频时钟来驱动输入移位寄存器中的测试系列通过待测电路并将输出结果存储在输出移位寄存器中，然后再在低频时钟驱动下通过输出移位寄存器读出测试结果，从而完成整个测试。这种方案实现了电路在片上的高频下测试，而输入输出与外部的互联都在低频下实现，测试系统简单稳定。但是这种方案的一个缺点就是电路只能在数个高频时钟下完成测试，高频时钟的个数受到了输入移位寄存器与输出移位寄存器以及时钟发生器的规模限制，所以电路的高频测试实际上只是几个时钟周期内的高频测试，与电路实际的工作情况并不一致。因此，如何提出一种结构简单，与待测电路的实际工作情况一致的超导高频降频模块和方法，及超导高频测试系统和方法已成为本领域的技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超导高频降频模块和方法、超导高频测试系统和方法，用于解决现有技术中超导高频降频和测试系统的电路规模大，实际工作情况不一致的问题。

为实现上述目的及其他相关目的，本发明提供一种超导高频降频单元，所述超导高频降频单元包括：非破坏性读出(Non-destructive read out,NDRO)单元和触发器单元；

所述触发器单元包括两个及以上依次串联的T触发器(T flip flop，TFF)，其中第一个T触发器和最后一个T触发器的输出端口为两个，其余T触发器的输出端口为一个；第一个T触发器的输入端口接收时钟信号，第一输出端口连接所述非破坏性读出单元的复位端口，第二输出端口连接下一个T触发器的输入端口；最后一个T触发器的第一输出端口连接所述非破坏性读出单元的设置端口，第二输出端口输出降频时钟子信号；

所述非破坏性读出单元的数据输入端口接收数据信号，数据输出端口输出降频数据子信号。