[发明专利]一种相位插值电路

权利要求书

1.一种相位插值电路，其特征在于，所述相位插值电路包括：

M个相位插值单元组成的第一并联电路以及N个相位插值单元组成的第二并联电路，所述第一并联电路的输入端连接第一时钟输入端并通过第一电容接地，所述第一并联电路的输出端连接时钟输出端，所述第二并联电路的输入端连接第二时钟输入端并通过第二电容接地，所述第二并联电路的输出端连接所述时钟输出端，所述时钟输出端还通过第零电容接地；

通过控制所述第一并联电路和所述第二并联电路中各个相位插值单元所在支路的通断使得所述时钟输出端输出若干个相位不同的输出时钟信号；

每个相位插值单元的电路参数对应于各自的目标输出权重，各个相位插值单元的目标输出权重通过迭代确定且使得所述相位插值电路的输出延时差异度最小，所述输出延时差异度表示所述相位插值电路通过所述时钟输出端输出的所有相位不同的输出时钟信号之间的相位差异度。

2.根据权利要求1所述的相位插值电路，其特征在于，

使得所述相位插值电路的输出延时差异度最小的各个相位插值单元的目标输出权重构成所述相位插值电路的一个目标权重组合，所述相位插值电路对应至少两种不同的目标权重组合。

3.根据权利要求1所述的相位插值电路，其特征在于，所述目标输出权重通过以下过程来确定：

初始化各个相位插值单元的输出权重相等并确定对应的输出延时差异度，在保持其余的M+N-1个相位插值单元的输出权重不变的情况下、在预定范围内依次调节第i个相位插值单元的输出权重完成对第i个相位插值单元的遍历调节，并确定每次调节对应的输出延时差异度；依次完成对每个相位插值单元的遍历调节，将对应的输出延时差异度最小时的各个相位插值单元的输出权重作为各个相位插值单元的目标输出权重。

4.根据权利要求1所述的相位插值电路，其特征在于，

每个相位插值单元所在支路上均串联有控制开关，或者，部分相位插值单元所在支路上串联有控制开关；各个控制开关分别通过独立的控制信号控制，或者存在至少两个控制开关由同一个控制信号控制。

5.根据权利要求4所述的相位插值电路，其特征在于，

M=N且每个相位插值单元分别与一个控制开关串联，所述第一并联电路中的每条支路与所述第二并联电路中的每条支路分别一一对应，且存在对应关系的两条支路上的两个控制开关通过同一个控制信号的信号本身及其反相信号同时控制、状态相反。

6.根据权利要求1-5任一所述的相位插值电路，其特征在于，

每个相位插值单元分别包括基本插值电路和权重调节电路，所有相位插值单元中的基本插值电路均相同，不同的相位插值单元中的权重调节电路的电路参数对应于所述相位插值单元的目标输出权重。

7.根据权利要求6所述的相位插值电路，其特征在于，

所述基本插值电路包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一PMOS管的源极连接电源端，所述第一PMOS管的漏极连接至所述第二PMOS管的源极，所述第二PMOS管的漏极连接所述第二NMOS管的漏极并作为所述相位插值单元的输出端，所述第二NMOS管的源极连接至所述第一NMOS管的漏极，所述第一NMOS管的源极连接接地端，所述第一PMOS管的栅极以及所述第一NMOS管的栅极均连接所述相位插值单元的输入端，所述第二NMOS管的栅极连接第一开关信号，所述第二PMOS管的栅极连接第二开关信号，所述第一开关信号和所述第二开关信号是一对极性相反的信号；所述权重调节电路连接至所述第二PMOS管的源极以及所述第二NMOS管的源极。