[发明专利]一种高性能的高速输入缓冲电路

说明书

本发明公开了一种高性能的高速输入缓冲电路，涉及电路技术领域，该高速输入缓冲电路在每个差分模组的差分输出端处设置输出钳位电路，两个差分模组的差分输出端输出的信号经过所述交叉耦合电路进行交叉耦合后向后级电路输出一对差分输出信号，输出钳位电路可以使输出快速翻转，提高带宽，同时稳定输出的共模电压，而交叉耦合电路提高增益，使得高速输入缓冲电路满足带宽和增益的双要求。

技术领域

本发明涉及电路技术领域，尤其是一种高性能的高速输入缓冲电路。

背景技术

当信号从芯片外输入时，需要经过输入缓冲电路进行接收，将信号电平转换为芯片内部电压域电平，从而能进一步进行信号处理。在设计输入缓冲电路时，主要需要考虑如下几个方面：

1、输入信号的电平标准，如共模电平VCM、差模电平VID，不同的电平标准往往定义了不同的VCM和VID范围，如果输入缓冲电路需要兼容多种电平标准，例如兼容LVDS/DDR/MIPI应用，可能的VCM为0.07V～1.8V，VID为0.07V～1.8V。一方面，需要采用全摆幅输入的电路结构以实现不同VCM下电路可以正常工作，另一方面，为了兼容不同VID范围，通常需要考虑当VID最小时，电路能对信号进行放大，从而将信号转换为满摆幅输出。

2、输入信号的速度，或称信号的带宽。一方面，随着输入信号带宽提升，其经过芯片外封装、走线等将引起信号衰减，降低了到达输入缓冲电路时的信号带宽，将引起码间干扰的问题，使接收到的信号眼图变差，如何补偿信号的衰减，是高速下输入缓冲电路需要处理的内容。另一方面，为了使信号顺利传输，输入缓冲电路自身的带宽需要大于信号带宽，否则也将引起信号衰减。

目前常见的输入缓冲电路的部分结构请参考图1，其采用折叠式共源共栅结构将信号进行放大，VIP和VIN是一对P型和N型差分输入对、确保电路可以接收不同输入电平，VB1、VB2、VB3和VB4是本地生成的外部偏置电压，随着速度的提升，不同电平标准往往使用更小的VID进行传输，这对输入缓冲电路提出了带宽和增益的双重要求：小VID的输入，要求电路具有一定的增益，对信号进行放大；速度提升，要求电路本身带宽提高。图1所示的现有结构的输入缓冲电路很难满足这一要求。

发明内容

本发明人针对上述问题及技术需求，提出了一种高性能的高速输入缓冲电路，本发明的技术方案如下：

一种高性能的高速输入缓冲电路，该高速输入缓冲电路包括第一差分模组、第二差分模组和交叉耦合电路，第一差分模组和第二差分模组的结构相同，每个差分模组中包括第一差分放大电路、第二差分放大电路和输出模块，第一差分放大电路连接模拟电源且两个输出端连接至输出模块，第二差分放大电路连接模拟地且两个输出端连接至输出模块，一对极性相反的差分输入信号按照极性相反的方式输入两个差分模组中的两个差分放大电路的相同电路结构；

每个差分模组中还包括输出钳位电路，输出钳位电路连接在差分模组的内部偏置端和差分模组的差分输出端之间，当差分输出端被拉高时，输出钳位电路产生由差分输出端流向内部偏置端的电流对差分输出端的高电平钳位；当差分输出端被拉低时，输出钳位电路产生由内部偏置端流向差分输出端的电流对差分输出端的低电平钳位；

两个差分模组的差分输出端输出的信号经过交叉耦合电路进行交叉耦合后向后级电路输出一对差分输出信号。

其进一步的技术方案为，每个差分模组中的输出模块包括偏置产生电路和输出电路，偏置产生电路引出差分模组的内部偏置端并通过内部偏置端输出偏置电压提供给差分模组内部的其他偏置电流管。

其进一步的技术方案为，在每个差分模组中：

偏置产生电路包括第七PMOS管和第七NMOS管，第七PMOS管的漏极和栅极以及第七NMOS管的漏极和栅极均相连并引出作为差分模组的内部偏置端输出偏置电压，第七PMOS管的源极通过受控于偏置电压的第五PMOS管连接模拟电源，第七NMOS管的源极通过受控于偏置电压的第五NMOS管连接模拟地；