[发明专利]一种高性能的高速输入缓冲电路

权利要求书

1.一种高性能的高速输入缓冲电路，其特征在于，所述高速输入缓冲电路包括第一差分模组、第二差分模组和交叉耦合电路，所述第一差分模组和第二差分模组的结构相同，每个差分模组中包括第一差分放大电路、第二差分放大电路和输出模块，所述第一差分放大电路连接模拟电源且两个输出端连接至所述输出模块，所述第二差分放大电路连接模拟地且两个输出端连接至所述输出模块，一对极性相反的差分输入信号按照极性相反的方式输入两个差分模组中的两个差分放大电路的相同电路结构；

每个差分模组中还包括输出钳位电路，所述输出钳位电路连接在所述差分模组的内部偏置端和所述差分模组的差分输出端之间，当所述差分输出端被拉高时，所述输出钳位电路产生由所述差分输出端流向所述内部偏置端的电流对所述差分输出端的高电平钳位；当所述差分输出端被拉低时，所述输出钳位电路产生由所述内部偏置端流向所述差分输出端的电流对所述差分输出端的低电平钳位；

两个差分模组的差分输出端输出的信号经过所述交叉耦合电路进行交叉耦合后向后级电路输出一对差分输出信号。

2.根据权利要求1所述的高速输入缓冲电路，其特征在于，每个差分模组中的输出模块包括偏置产生电路和输出电路，所述偏置产生电路引出所述差分模组的内部偏置端并通过所述内部偏置端输出偏置电压提供给所述差分模组内部的其他偏置电流管。

3.根据权利要求2所述的高速输入缓冲电路，其特征在于，在每个差分模组中：

所述偏置产生电路包括第七PMOS管和第七NMOS管，所述第七PMOS管的漏极和栅极以及所述第七NMOS管的漏极和栅极均相连并引出作为所述差分模组的内部偏置端输出偏置电压，所述第七PMOS管的源极通过受控于所述偏置电压的第五PMOS管连接所述模拟电源，所述第七NMOS管的源极通过受控于所述偏置电压的第五NMOS管连接所述模拟地；

所述输出电路包括串联在所述模拟电源和所述模拟地之间的上缓冲模块和下缓冲模块且两个模块的公共端作为差分输出端，所述上缓冲模块的电流变化方向与所述偏置电压的变化方向相反，所述下缓冲模块的电流变化方向与所述偏置电压的变化方向相同；

所述第一差分放大电路的第一输出端连接所述第七NMOS管和第五NMOS管的公共端、第二输出端连接至所述下缓冲模块，所述第二差分放大电路的第一输出端连接所述第七PMOS管和第五PMOS管的公共端、第二输出端连接至所述上缓冲模块；

当输入的一对差分输入信号不相等时，两个差分模组的动态调节过程相反，且对于其中任意一个差分模组：所述差分模组中的第二差分放大电路的第一输出端拉低使得产生的偏置电压降低、所述上缓冲模块的电流增大，第一差分放大电路的第二输出端拉高限制所述下缓冲模块导通，所述差分输出端被拉高；或者，所述差分模组中的第一差分放大电路的第一输出端拉高使得产生的偏置电压升高、所述下缓冲模块的电流增大，第二差分放大电路的第一输出端拉低限制所述上缓冲模块导通，所述差分输出端被拉低。

4.根据权利要求1-3任一所述的高速输入缓冲电路，其特征在于，所述输出钳位电路包括两端分别连接所述内部偏置端和所述差分输出端的电阻。

5.根据权利要求1-3任一所述的高速输入缓冲电路，其特征在于，所述输出钳位电路包括形成传输门结构的第十一NMOS管和第十一PMOS管，所述第十一NMOS管的源极和所述第十一PMOS管的漏极相连并连接所述内部偏置端，所述第十一NMOS管的漏极和所述第十一PMOS管的源极相连并连接所述差分输出端，所述第十一NMOS管和所述第十一PMOS管的栅极分别受控于一对极性相反的控制信号。

6.根据权利要求5所述的高速输入缓冲电路，其特征在于，

所述第十一NMOS管的栅极连接所述模拟电源，所述第十一PMOS管的栅极连接所述模拟地；

或者，所述第十一NMOS管的栅极连接所述第二差分放大电路的第一输出端，所述第十一PMOS管的栅极连接所述第一差分放大电路的第一输出端，所述第一差分放大电路的第一输出端和所述第二差分放大电路的第一输出端的输出极性相反。