[发明专利]一种高鲁棒性的三节点翻转自恢复锁存器

说明书

一种高鲁棒性的三节点翻转自恢复锁存器，属于集成电路技术领域，解决先有技术中的锁存器可靠性低、功耗高、延迟大的问题，本发明的锁存器设计，在可靠性方面对于TNU能够起到自恢复的作用，大大提高了锁存器的鲁棒性；锁存器从输入D到输出Q仅通过一个传输门，减少了锁存器在透明期所产生的延迟；在每一环路结构中添加两个钟控两输入C单元，在锁存器的透明期通过控制钟控两输入C单元的门控时钟，切断C单元的反馈操作，避免了当前电流的竞争，减少了锁存器结构在透明期所产生的功耗；与现有技术相比，本发明技术方案的锁存器不仅大大提高了可靠性，还能够极大的降低锁存器的功耗和延迟。

技术领域

本发明属于集成电路技术领域，涉及一种高鲁棒性的三节点翻转自恢复锁存器。

背景技术

随着VLSI(超大规模集成电路，Very Large Scale Integration)技术的飞速发展,晶体管特征尺寸的不断减小,电路的电压、节点电容变得越来越小,因此也降低了电路受到粒子辐射发生翻转所需要的高能量粒子能量阈值，使得集成电路对于软错误越来越敏感，导致了软错误率(Soft Error Rate,SER)大幅度提高。为了有效地容忍软错误，减少锁存器在功耗、延迟方面的开销，提高可靠性。基于辐射加固设计技术(Radiation Hardeningby Design，RHBD)，通过采用模块冗余、巧妙运用C单元，以减弱或消除软错误带来的影响。高可靠性的集成电路在当今社会已经变得必不可少，并在诸如电力系统，航空航天系统等关键领域得到广泛的应用。在纳米级的工艺下，软错误是造成芯片失效的主要原因，而软错误是由辐射导致产生的，具有随机性、瞬时性、可恢复性等特点。因此，设计抗辐射加固的存储单元是非常有必要的。

在CMOS中，传输门(Transmission Gate)是一种既可以传送数字信号又可以传输模拟信号的可控开关电路。而传输门由一个PMOS管和一个NMOS管并联构成，其具有很低的导通电阻(几百欧)和很高的截止电阻(大于10^9欧)。

所谓锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态才被保存到输出，直到下一个锁存信号到来时才改变。锁存器多用于集成电路中，在数字电路中作为时序电路的存储元件，在某些运算器电路中有时采用锁存器作为数据暂存器。封装为独立的产品后也可以单独应用，数据有效延迟于时钟信号有效。这意味着时钟信号先到，数据信号后到。在某些应用中，单片机的I/O口上需要外接锁存器。例如，当单片机连接片外存储器时，要接上锁存器，这是为了实现地址的复用。假设，MCU端口其中的8路的I/O管脚既要用于地址信号又要用于数据信号，这时就可以用锁存器先将地址锁存起来。

目前，对于TNU(Triple Node Upsets)的加固处理少之又少，且在延迟、功耗等方面存在较高的损耗。

现有技术中，公开日期为2020年12月的文献《32nm CMOS工艺单粒子三点翻转自恢复锁存器设计》(黄正峰等、合肥工业大学电子科学与应用物理学院)公开的锁存器与本文所提到的锁存器皆为三节点翻转自恢复锁存器。但是，这两者在结构、成本、性能上的开销存在不同。在结构上：该文献以两输入反向器为基础结构，每4个两输入反向器为一组，共6组。其中，每组之间，以前面一组的输出作为后面一组的输入，来组成这个结构。区别在于：该文献所提到的结构其内部的双输入反向器无论是在透明期还是在锁存期都需要运行，且其中需要经过6组结构，大大增加了功耗、延迟开销。本文所提到的锁存器与之相比，在相同的晶体管长宽比条件下，功耗降低了61.14％，延迟降低了两个数量级。