[发明专利]用于计算的系统和方法

说明书

公开一种用于计算的系统和方法。在一些实施例中，所述系统包括：存储器，所述存储器包括一个或多个存储器内功能电路；以及高速缓存一致性协议接口电路，具有第一接口和第二接口。所述一个或多个存储器内功能电路中的存储器内功能电路可被配置为：对包括从存储器获取的第一操作数的操作数执行运算以形成结果。第一接口可连接到存储器，并且第二接口可被配置为总线接口上的高速缓存一致性协议接口。

技术领域

根据本公开的实施例的一个或多个方面涉及存储器内功能计算(function-in-memory computation)，更具体地讲，涉及一种使用高速缓存一致性协议接口执行存储器内功能计算的系统和方法。

背景技术

在本部分中提供的背景技术被包括以仅设置上下文。本部分的内容不被认是现有技术。存储器内功能计算可具有优于其他计算配置的优点，在于存储器与多个存储器内功能电路(function-in-memory circuit)之间的数据路径的总带宽可显著大于存储器与中央处理器(CPU)或图形处理器(GPU)之间的数据路径的带宽。然而，实现存储器内功能计算可能是具有挑战性的，部分是因为存储器内功能电路对操作的执行会影响存储器的操作的延时。

因此，需要用于执行存储器内功能计算的改进的系统和方法。

发明内容

根据本发明的实施例，提供一种用于计算的系统，所述系统包括：存储器，存储器包括一个或多个存储器内功能电路；以及高速缓存一致性协议接口电路，具有第一接口和第二接口，所述一个或多个存储器内功能电路中的存储器内功能电路被配置为：对包括从存储器获取的第一操作数的操作数执行运算以形成结果，第一接口连接到存储器，并且第二接口被配置为总线接口上的高速缓存一致性协议接口。

在一些实施例中，存储器内功能电路以单指令多数据配置来布置；或者存储器内功能电路以脉动配置来布置。

在一些实施例中，高速缓存一致性协议接口电路是计算快速链接(CXL)接口电路，并且总线接口是外围组件互连快速(PCIe)端点接口。

在一些实施例中，所述一个或多个存储器内功能电路中的存储器内功能电路位于具有动态随机存取存储器的半导体芯片上。

在一些实施例中，第一接口被配置为根据从由DDR2、DDR3、DDR4和DDR5组成的组选择的协议进行操作。

在一些实施例中，所述一个或多个存储器内功能电路中的存储器内功能电路包括：多个寄存器、多个复用器、以及算术逻辑单元。

在一些实施例中，所述一个或多个存储器内功能电路中的存储器内功能电路被配置为：执行从由加法、减法、乘法和除法组成的组选择的算术运算。

在一些实施例中，所述一个或多个存储器内功能电路中的存储器内功能电路被配置为：执行从由浮点加法、浮点减法、浮点乘法和浮点除法组成的组选择的算术运算。

在一些实施例中，所述一个或多个存储器内功能电路中的存储器内功能电路被配置为：执行从由逐位与、逐位或、逐位异或和逐位求补码组成的组选择的逻辑运算。

在一些实施例中，所述一个或多个存储器内功能电路中的存储器内功能电路被配置为：在第一状态下将所述结果存储在存储器中，在第二状态下将所述结果发送到高速缓存一致性协议接口电路。

在一些实施例中，所述系统还包括连接到第二接口的主机处理电路。

在一些实施例中，主机处理电路包括PCIe根复合体，具有连接到第二接口的根端口。

根据本发明的实施例，提供一种用于计算的系统，所述系统包括：存储器；以及高速缓存一致性协议接口电路，具有第一接口和第二接口，高速缓存一致性协议接口电路被配置为：对存储在存储器中的数据执行算术运算，第一接口连接到存储器，并且第二接口被配置为总线接口上的高速缓存一致性协议接口。