[实用新型]一种基于平面元件的升压降压boost buck电路

说明书

本实用新型提供一种基于平面元件的升压降压boost buck电路，包括boost‑buck芯片、与所述boost‑buck芯片的SW1接点和SW2接点相连接的电感电路、与所述boost‑buck芯片的Vout接点和FB接点相连接的二极管电路以及分别与所述boost‑buck芯片的Vin接点、Vout接点、SHDN/SS接点以及Vc接点相连接的第一电容电路、第二电容电路、第三电容电路以及第四电容电路；所述第一电容电路、第二电容电路、第三电容电路以及第四电容电路的输出端接同一公共地，上述电路结构结合平面元件的设计可以大大减少FPC/PCB的面积以及提高电子产品的可靠性。

[技术领域]

本实用新型涉及升压降压boost buck电路技术领域，尤其涉及一种可以大大减少FPC/PCB的面积以及提高电子产品可靠性的基于平面元件的升压降压boost buck电路。

[背景技术]

当前电子产品朝轻薄微型化、多功能化和高性能化方面发展，使电子元件与印制板发生了很大变化，主要体现在I C封装尺寸微型化和三维化，无源元件小型贴片化、复合化和嵌入刚性印制板内等。

目前的FPC/PCB一般结构较为简单，且较难实现更轻薄、更大电容等特性，怎样才能在不改变FPC易弯折特点的基础上，又实现FPC电子电路本身的电性功能，防止被逆向抄袭，是本领域技术人员经常考虑的问题，也进行了大量的研发和实验，并取得了较好的成绩。

[实用新型内容]

为克服现有技术所存在的问题，本实用新型提供一种可以大大减少 FPC/PCB的面积以及提高电子产品可靠性的基于平面元件的升压降压boost buck电路。

本实用新型解决技术问题的方案是提供一种基于平面元件的升压降压 boostbuck电路，包括boost-buck芯片、与所述boost-buck芯片的SW1 接点和SW2接点相连接的电感电路、与所述boost-buck芯片的Vout接点和FB接点相连接的二极管电路以及分别与所述boost-buck芯片的Vi n接点、Vout接点、SHDN/SS接点以及Vc接点相连接的第一电容电路、第二电容电路、第三电容电路以及第四电容电路；所述第一电容电路、第二电容电路、第三电容电路以及第四电容电路的输出端接同一公共地；还包括并联连接于所述第一电容电路与第三电容电路之间的电阻R1以及与所述 boost-buck芯片的FB接点相连接的电阻Rset，该电阻Rset的输入端与 boost-buck芯片的FB接点相连接，输出端接公共地。

优选地，所述电感电路包括串接于所述boost-buck芯片SW1接点和SW2 接点之间的10uH电感L1；所述boost-buck芯片的Vi n接点还连接电源 CELLS。

优选地，所述boost-buck芯片的SHDN/SS接点还连接有一开关电路；该开关电路串接一开关SD；且所述开关SD的输出端接公共地。

优选地，所述第一电容电路中串接一电容C1；第二电容电路中串接一电容C2；第三电容电路中串接一电容C3；第四电容电路中串接一电容C4。

优选地，所述电容C1的电容量为10μF；电容C2的电容量为22μF；电容C3的电容量为0.1μF；电容C1的电容量为1μF。

优选地，所述基于平面元件的升压降压boost buck电路对应的PCB线路板包括第一平板电极层、第二平板电极层以及处于所述第一平板电极层与第二平板电极层之间的PI绝缘介质层、平面电容介质材料层和平面电阻介质材料层；所述PI绝缘介质层分别设置于所述平面电容介质材料层或平面电阻介质材料层两侧。