[发明专利]嵌入式镜像位SONOS存储器的工艺方法

说明书

本发明公开了一种嵌入式镜像位SONOS存储器的工艺方法：在半导体衬底上淀积衬垫氧化层和氮化硅层；光刻及刻蚀使氮化硅层图案化；对暴露出的衬垫氧化层进行刻蚀；再整体生长一层ONO层；淀积第一多晶硅层；对第一多晶硅层进行刻蚀，以及对ONO层进行刻蚀；生长选择管氧化硅层；淀积第二多晶硅层并进行CMP工艺以及刻蚀；去除氮化硅层以及氮化硅层底部的衬垫氧化层；生长逻辑氧化层；淀积第三多晶硅层并进行刻蚀。本发明通过调整光刻定义的范围，将光刻定义的范围扩展至一次打开一个选择管加两个存储管的整体宽度，单个存储管的宽度由多晶硅栅极的生长厚度来自对准定义，可以在光刻能力有限的情况下，实现更小尺寸的嵌入式镜像位SONOS存储器的制造。

技术领域

本发明涉及半导体器件制造工艺领域，特别是指一种嵌入式镜像位SONOS存储器的工艺方法。

背景技术

硅-氧化物-氮化物-氧化物-硅(Silicon-Oxide-Nitride-Oxide-Silicon，S0N0S)存储器的单元结构包括一个存储单元(cell)管和一个选择管，两个器件的栅介质层在存储器工作时承受的纵向电场强度都大于CMOS器件，因此两个器件都存在较大的GIDL漏电流。S0N0S存储器的cell管的沟道内已经有较高浓度的N型杂质掺杂以形成耗尽管，cell管所需要的轻掺杂漏区(LDD)的掺杂浓度要比选择管低。而选择管和cell管共用LDD和HALO离子注入，无法区别两管的LDD掺杂；halo离子注入为大角度注入，用于抑制沟道效应和防止源漏穿通。过高的S0N0S cell管LDD掺杂，除了会带来栅诱导漏极泄漏电流(gate-1nduce drainleakage，GIDL)漏电和沟道漏电外，还会由于S0N0S介质层中纵向电场太强而带来干扰(disturb)。

具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。如图1所示，是一种常见的镜像位(Mirror Bit)存储器的结构示意图。Mirror Bit结构的SONOS由两个对称的存储管和位于该两个存储管中间的一个选择管构成，可以通过其中一个存储管和选择管来控制另外一个存储管，比如图2所示的传统的由一个存储管和一个选择管组成的SONOS结构更加节省面积。传统的MirrorBit制造工艺流程需要先做两侧的存储管或者先做中间的选择管，对光刻CD的要求是单个存储管或选择管的宽度，因此，Mirror Bit器件的传统工艺对光刻要求较高，在光刻能力有限的情况下不适合制造小尺寸的Mirror Bit SONOS存储器件。

发明内容

本发明所要解决的技术问题在于提供一种嵌入式镜像位SONOS存储器的工艺方法，能在有限的光刻能力条件下制造小尺寸的Mirror Bit SONOS存储器件。

为解决上述问题，本发明所述的嵌入式镜像位SONOS存储器的工艺方法，包含如下的工艺步骤：

第一步，在半导体衬底上淀积一层衬垫氧化层，以及一层氮化硅层；

第二步，光刻及刻蚀使氮化硅层图案化；

第三步，对暴露出的衬垫氧化层进行刻蚀，去除暴露出的衬垫氧化层；然后再整体生长一层ONO层；

第四步，淀积第一多晶硅层；

第五步，对第一多晶硅层进行刻蚀，以及对ONO层进行刻蚀；

第六步，生长选择管氧化硅层；

第七步，淀积第二多晶硅层；

第八步，对第二多晶硅层进行CMP工艺以及刻蚀；

第九步，去除氮化硅层以及氮化硅层底部的衬垫氧化层；

第十步，生长逻辑氧化层；

第十一步，淀积第三多晶硅层；

第十二步，对第三多晶硅层进行刻蚀。